网络同步时钟是一种高性能的时间频率参考接收机，能够为电信、移动通信基站、小灵通基站、GSM网络优化等系统提供高精度的时间和频率同步信号。
时钟，信号灯verilog for FPGA
通过STC89S52读取DS1302的时钟信号,并将该信号放到12832LCD上显示。
通过VHDL语言在FPGA开发板上实现电子时钟的功能。
简单的时钟电路及其程序设计，可以很好地学习时钟芯片的设计与开发
用51单片机及液晶屏设置的时钟，用3个按键控制，第一个是功能键，第二个是按键增1，第三个按键减一。
时钟的源码以及电路原理，具有一定程度的帮助，可以看看
在LCD上显示时间温度等，可以根据需要，随时跟改时间。
实时时钟模块 时钟芯片型号：DS1302
加载登录表单中...
加载注册表单中...
加载表单中...