在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消
在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳....
在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳....
方便用户查询TI器件,缩短方案选择周期,加快开发速度...
方便用户查询TI器件,缩短方案选择周期,加快开发速度...
MCS-51实用子程序,便于查找和引用,缩短开发周期...
问题描述:已知某工程分解为11个子工程(P1,P2,…,P11),每个子工程的工期,各自工程以及各子工程与总工程之间的关系如下图所示。现在想缩短该工程的总工期,问要缩短那些子工程的工期,才能达到缩短该工程总工期的目标?...