基于VHDL语言的卷积码编解码器的设计
本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。...
本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。...
·卷积编码及基于DSP的Viterbi译码器设计...
这是Actel 的FPGA的译码器的VHDL源代码。...
介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...