缓冲管理技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
N+缓冲层设计对PT-IGBT器件特性的影响至关重要。文中利用Silvaco软件对PT-IGBT的I-V特性进行仿真。提取相同电流密度下，不同N+缓冲层掺杂浓度PT-IGBT的通态压降，得到了通态压降随N+缓冲层掺杂浓度变化的曲...
提出一种基于中间汇编的缓冲区溢出检测模型，用于对可执行代码进行静态分析和检测。采用中间汇编形式可以使算法对硬件平台透明，增强代码可阅读性，有利于对缓冲区溢出的检测。针对不安全函数调用和写内存循环2 种
This device contains four independent gates each of whichperforms the logic NAND function. Th
This device contains four independent gates with two datainputs, each which performs the logi
A zero delay buffer is a device that can fan out 1 clock signal into multiple clock signals with zer
提出了一种用于分组交换机中的缓存管理算法DT+SMA，该算法把DT和SMA结合起来，具有两者的优点。通过理论分析和仿真，得知在单优先级情况下DT+SMA比SMA的公平性更好，在多优先级情况下SM
波特率可变；中断方式接收、发送；收发独立8字节缓冲区；可选择是否在满缓冲区后丢弃数据