本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸看到这篇文章的 大侠们指正,在此表示感谢。当然,这是一个非常简单的时序逻辑电路实例,主要是详细 描述了一些软件的使用方法。文章中涉及的软件...
本文介绍了一个使用 VHDL 描述计数器的设计、综合、仿真的全过程,作为我这一段 时间自学 FPGA/CPLD 的总结,如果有什么不正确的地方,敬请各位不幸看到这篇文章的 大侠们指正,在此表示感谢。当然,这是一个非常简单的时序逻辑电路实例,主要是详细 描述了一些软件的使用方法。文章中涉及的软件...
本章介绍了两个EDA技术的综合应用设计实例:数字闹钟和直接数字频率合成器DDS。...
微机原理与接口技术课程设计,步进电机综合控制实验,设计用PC机对四相步进电机,方向,步数的控制系统,并编写汇编程序实现相应功能。...
用JAVA编写的综合测评系统毕业设计,包括源代码和相关文档。毕业设计还得了优秀哦...
基于Multisim9的电子系统设计、仿真与综合应用(实例源文件)...