维特比译码的FPGA实现
卷积编码是深空通信系统和无线通信系统中常用的一种编码方式。Viterbi码算法是卷积码的一种最大似然译码算法，它按照最大似然译码准则，在网格图上找出一条最大似然路径来得到译码结果。本设计的主要内容是3比特软判决Viterbi译码器的FPGA实现，设计是采用硬件VHDL语言来完成，并在ModelSim...
维特比技术资料
📦 资源总数：3010
💻 源代码：3539
🔥 维特比热门资料
查看全部3010个资源 »该程序是维特比译码程序
该程序是维特比译码程序，C语言...
卷积码的维特比译码
卷积码的维特比译码，约束长度为9，分别采用硬判决和软判决实现...
卷积编码和维特比译码程序
此算法是现代数字信号处理的一种，卷积编码和维特比译码程序Convolutional Encoder / Viterbi Decoder，是现代数字信号处理的常用算法，在国外的算法中常见此算法。用C语言编写，可直接用于C开发的平台，省去调试时间。...
维特比译码器重要原理
详细记录了vitrbi译码器的工作各部分原理。卷积码为（2,1,9） 采用串并结合的方式。回溯深度为63...
💻 维特比源代码
查看更多 »📂 维特比资料分类