细粒度
共 15 篇文章
细粒度 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 15 篇文章，持续更新中。
FPGA论文4-11
基于FPGA的存储优化的细粒度并行Zuker算法加速器研究_夏飞
FPGA论文4-13
大数模乘脉动阵列的FPGA细粒度映射实现。。。。。。。。。。。。。。。。。
期刊论文：精细粒度可分级编码技术和传输技术研究
·简 介： 本文对精细粒度可分级编码技术和传输技术进行了研究，并在FGS增强层的码率和失真关系模型和FGS编码传输方法等方面取得一定的研究成果。本文的研究工作主要集中在如下几点。
支持细粒度并行性开发的多核DSP快速核间通信机制
·摘要： 一些数字信号处理程序存在强数据相关性,在将这些数字信号处理程序划分到多核DSP上时,需要开发细粒度并行性,而细粒度并行性的开发需要快速的核间通信机制支持.本文提出了一种新的面向多核DSP的快速核间通信机制:标记式共享寄存器文件TSRF,TSRF由所有的DSP核共享,寄存器文件中的每个寄存器同一个有效标记位关联,该标记位提供了核间通信同步支持.本文构建了集成TSRF机制的多核D
基于数据流分析与识别的Web资源访问控制
针对动态Web页面资源中的实施细粒度和透明访问控制问题，定义片断的概念，提出基于数据流分析的“片断”级Web页面资源的访问控制方法，分析数据流中的请求信息与响应片断的关系，设计并实现了2种数据流片断识
基于接收驱动的拥塞控制算法分析
研究基于接收端驱动的分层组播拥塞控制策略中的速率调整问题，提出一种基于接收方估计的速率调整算法，有效解决分层组播的细粒度速率调整问题。试验证明，该算法可使异构链路接收者的带宽被充分利用，并具有良好的T
面向多客体的细粒度RBAC模型及应用
从综合信息管理系统以及软件系统集成的需求出发，分析了NIST RBAC模型的局限性，在此基础上对其模型进行扩充，提出ERBAC模型。该模型适用于多种客体且具体客体不确定的情况。文章还给出了ERBAC模
基于FPGA的高可靠R80515的设计与实现.rar
单粒子翻转是指数字电路的存储单元中的某一位因受到干扰而发生翻转，从而引起存储内容的变化，它是目前导致处理器运行失效的主要原因。虽然SEU不破坏任何半导体器件，但是它将导致所存储的数据出错或指令的执行错误，甚至引起系统的崩溃。随着数字电路的集成度不断提高，单粒子翻转效应也越来越明显。如何提高微处理器的容SEU能力，是当前高可靠微处理器设计领域的一个研究重点。 三模冗余和EDAC是对电路进行加固的重要
高可靠R80515的设计与实现
单粒子翻转是指数字电路的存储单元中的某一位因受到干扰而发生翻转，从而引起存储内容的变化，它是目前导致处理器运行失效的主要原因。虽然SEU不破坏任何半导体器件，但是它将导致所存储的数据出错或指令的执行错误，甚至引起系统的崩溃。随着数字电路的集成度不断提高，单粒子翻转效应也越来越明显。如何提高微处理器的容SEU能力，是当前高可靠微处理器设计领域的一个研究重点。 三模冗余和EDAC是对电路进行加固的重要
基于深度卷积特征的细粒度图像分类研究综述
基于深度卷积特征的细粒度图像分类研究综述
GIS10.2
<span style="color:#333333;font-family:'Microsoft Yahei', tahoma, HELVETICA;font-size:14px;line-height:28px;white-space:normal;background-color:#FFFFFF;">ArcGIS产品线为用户提供一个可伸缩的，全面的GIS平台.ArcObjects包含了大量的
WP370 -采用智能时钟门控技术降低动态开关功耗
<p>
</p>
<p>
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
芯片系统架构技术及开发平台研究之推动
<p>摘要</p>
<p>本研究计划之目的，在整合应用以ARM为基础的嵌入式多媒体实时操作系统于H.264/MPEG-4多媒体上。由于H.264是一种因应实时系统(RTOS)所设计的可扩展性串流传输(scalability stream media communication)的编码技术。H.264主要架构于细细粒可扩展(Fine Granula Scalability,FGS)的压缩编码机制。细
WP370 -采用智能时钟门控技术降低动态开关功耗
<p>
</p>
<p>
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
基于IP无线网络FGS视频传输的多乘积码方案
研究基于IP 无线网络中精细粒度可伸缩性( FGS) 视频的传输。基于包交换的IP 无线网络通常由两段链路组<BR>成: 有线链路和无线链路。为了处理这种混合网络中不同类型数据包的丢失情况, 对FGS 视频增强层数据运用了一个具<BR>有比特平面间不平等差错保护(BPUEP) 的多乘积码前向纠错(MPFEC) 方案进行信道编码。对FGS 增强层每一个比特平<BR>面(BP) , 在传输层, 采用里