累加器
共 96 篇文章
累加器 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 96 篇文章，持续更新中。
DDS芯片AD9913应用笔记
难得一见的AD9913完整应用笔记，涵盖其可编程模数架构与基于累加器的DDS实现细节。技术文档深入解析信号生成机制与配置方法，适合射频与通信系统开发人员参考。
MC9S12脉冲累加器
该程序是学校飞思卡尔MC9S12XS128MAL实验平台上的程序，开发环境是Codewarrier 5.0 For S12,程序是购买实验平台时赠送的，是合肥工业大学编写的，每个模块均验证通过，代码很详细。
DSP论文7-6
DSP数据通路基于累加器测试的结构可测性设计...........
51单片机99累加器
数码管实现99累加器。用于Keil C51环境编译，可用于单片机秒表设计。
嵌入式超长指令语音压缩处理器的VLSI实现
· 摘要： 介绍了一款语音压缩专用处理器的设计思路,使用嵌入式FLASH超长指令字系统有效的提高了芯片的处理能力,同时将增强型算术逻辑单元、乘法器、乘累加器结合在一起,在改进的哈佛体系结构上实现了微控制器与DSP的单核设计.使用存储器操作指示寄存器、分层寄存器组,能够简化子程序调用方式.该微处理器采用0.25μmCMOS工艺实现,芯片面积为25mm2.仿真结果表明,在20MH
德州仪器TI的系列DSP
在DSP运用中的数据保真性很重要，因此在定点DSP中必须要特别考虑运算过程中可能出现的溢出等情况。在定点DSP中，累加器一般比存储器字长大，并特别设置了溢出模式位，可以选择在溢出情况下的处理方法，从而尽量降低数据失真。
直接数字频率合成器的FPGA实现
2005年全国单片机与嵌入式系统学术交流会论文，给出了基于FPGA芯片的直接数字频率合成器（DDS）的设计方法。并且在设计中采用流水线技术，以提高相位累加器的速度。
应用于数字锁相环的NCO设计
本文鉴于数字锁相环在实际应用中对信号频率的准确度和稳定度有较为严格的要求，设计一种应用于数字锁相环的数控振荡器（NCO，Number Controlled Oscillator）。基于直接数字频率合成（DDS）技术，介绍NCO工作原理，基于FPGA实现NCO，关键是相位累加器与波形存储器两个模块的设计，并利用QUARTUS对设计结果进行编译仿真。对NCO杂散信号进行频谱分析，并提出解决方法。该设计
基于CSD编码的FIR数字滤波器优化设计
· 摘要： 研究数字滤波器的动机就在于它正成为一种主要的DSP操作,乘法运算是数字滤波器中的核心操作,其性能的好坏直接影响整个滤波器的特性.采用CSD编码技术来实现对数字滤波器的优化.实验结果表明,该方法的应用能提高乘累加器的运行性能,达到减少资源、优化面积的目的.数据还表明在最优状态下,CSD编码占用的资源仅仅是2C编码的26.7%,DA算法的40.7%. &nb
直接数字频率合成器的研究
本文介绍了直接数字频率合成器(DDS)的工作原理及基本结构，在此基础上推导了它的理想频谱，分析了DDS杂散的来源及抑制杂散的常用方法；重点研究了DDS中累加器和波形存储表的设计。针对DDS输入数据刷新率低的特点，双层累加器采用了32位由“流水时序”信号控制的改进的流水线结构，减少了与流水线级数相关的移位寄存器数量；各级流水线中的加法器采用组内、组间超前进位的方式提高了速度；引入相位累加器最低位修正
DSP数据通路基于累加器测试的结构可测性设计
·摘 要:在综述VLSI结构可测性设计方法的基础上,提出了DSP数据通路基于累加器测试的结构可测性设计方案：利用选择器或三态门实现电路测试、工作模式的切换;在测试模式时,电路中的寄存器复用为扫描链以完成测试矢量的传送从而提高电路的可测试性能。基于本方案的FFT处理器、IIR滤波器、DF-FPDLMS自适应滤波器的数据通路的可测性设计,若忽略数据线延迟,其关键路径仅比原来的分别增加了1、2、0倍的选
直接数字频率合成器的研究
本文介绍了直接数字频率合成器(DDS)的工作原理及基本结构，在此基础上推导了它的理想频谱，分析了DDS杂散的来源及抑制杂散的常用方法；重点研究了DDS中累加器和波形存储表的设计。针对DDS输入数据刷新率低的特点，双层累加...
FIR数字滤波器的FPGA实现技术研究
由于成本、系统功耗和面市时间等原因，许多通讯、视频和图像系统已无法简单地用现有DSP处理器来实现，现场可编程门阵列(FPGA)尤其适合于乘法和累加(MAC)等重复性的DSP任务。并且，由于在性能、成本、灵活性和功耗等方面的优势，基于FPGA的信号处理器已广泛应用于各种信号处理领域。FPGA提供了极强的灵活性，可让设计者开发出满足多种标准的产品。FPGA所固有的灵活性和性能也可让设计者紧跟新标准的变
AD9854及其在直扩发射机中的应用
AD9854是美国Analog Device公司生产的一种新型DDS芯片,该器件内含48位频率累加器、48位相位累加器、正余弦波形表、12位正交数模转换器以及调制和控制电路,文中介绍了AD9854的结
纹理映射算法研究与FPGA实现
纹理映射在计算机图形计算中属于光栅化阶段，处理的是像素，主要的特点是数据的吞吐量大，对实时系统来说转换的速度是一个关键的因素，人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器，并行算法或专用硬件。随着数字技术的发展，尤其是可编程逻辑门阵列(FPGAs)的发展，提供了一种新的加速方法。FPGAs在密度和性能上都有突破性的发展，当前的FPGA芯片已经能够运算各种图形算法，而在速度上与专用
基于FPGA的数字合成信号发生器
直接数字频率合成(DDS)技术采用全数字的合成方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。 在理论上对DDS的原理及其输出信号的性能进行了分析，采用FPGA实现了任意波形发生器，能够产生三角波、锯齿波、调频波、调相波、调幅波和碎发等十几种波形，并能通过串行口下载任意波形。在设计频率调制电路时采用了频率字运算单元和相位累加器相结
低速率语音声码器的研究与实现
数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势
基于FPGA的DDS的研究设计与实现
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域。目前，常用的频率合成技术有直接式频率合成、锁相频率合成和直接数字频率合成(DDS)。DDS系统可以很方便地获得频率分辨率很精细且相位连续的信号，也可以通过改变相位字改变信号的相位，因此也广泛用于数字通信领域。 本论文是利用FPGA完成一个DDS系统。DDS是把一系列数字量形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储
介绍XC3000中的加法器,减法器和累加器
There are many ways to implement binary adders, subtracters<BR>and accumulators in LCA devices. Vari
介绍XC3000中的加法器,减法器和累加器
There are many ways to implement binary adders, subtracters<BR>and accumulators in LCA devices. Vari