累加器全部资料下载-55个累加器技术资源-虫虫下载站

数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n...

📅 2013-09-04

这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!...

📅 2015-04-04

数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。...

📅 2014-08-31

GAL设计的累加器，译码器的原代码。已经测试成功，并且生成可烧写的JED文件！...

📅 2015-07-06

100个VHDL程序,关于基本的模块,有累加器等...

📅 2016-06-24

累加器的描述，已经通过实验成功，可以用于波形发生器中...

📅 2016-07-08

单字节十六进制整数转换成单字节ＢＣＤ码整数入口条件：待转换的单字节十六进制整数在累加器A中。出口信息：转换后的ＢＣＤ码整数（十位和个位）仍在累加器A中，百位在R3中。影响资源：PSW、...

📅 2016-12-29

实现累加器的verilog源码，广泛应用在通信电路设计中...

📅 2013-12-16

十位累加器,EDA,FPGA,DDS信号发生器的相位累加器,可用....

📅 2014-01-19

自己使用AHDL语言编写的24位累加器.主要使用于DDS...

📅 2017-06-16

📚 累加器技术资料