常用的实时数字信号处理的器件有可编程的数字信号处理(DSP)芯片(如AD系列、TI系列)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等。在工程实践中,往往要求对信号处理要有高速性、实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这几方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现数字信号处理,既具有实时性,又兼顾了一定的灵活性。FPGA具有的灵活的可编程逻辑可以方便的实现高速数字信号处理,突破了并行处理、流水级数的限制,有效地利用了片上资源,加上反复的可编程能力,越来越受到国内外从事数字信号处理的研究者所青睐。 FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。本论文对基于FPGA的FIR数字滤波器实现进行了研究,所做的主要工作如下： 1.介绍了FIR数字滤波器的基本理论和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧。 2.以FIR数字滤波器的基本理论为依据,使用分布式算法为滤波器的硬件实现算法,并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点,采用优化分布式算法的多块查找表方式使得硬件规模极大的减小。 3.设计出一个192阶的FIR滤波器实例。其系统要求为：定点16位输入、定点12位系数、定点16位输出,采样率为75MHz。设计用Quartus II软件进行仿真,并将其仿真结果与Matlab仿真结果进行对比分析。 仿真结果表明,本论文设计的滤波器硬件规模较小,采样率达到了75MHz。同时只要将查找表进行相应的改动,就能分别实现低通、高通、带通FIR滤波器,体现了设计的灵活性。
上传时间： 2013-06-06
上传用户：June
随着电力电子变流技术的不断发展，各种先进的控制技术层出不穷。控制器也从过去的模拟电路时代逐渐进入到全数字控制时代。但是MCU/DSP等通用控制器本身串行程序流工作模式的限制，在实现复杂算法时往往难以满足系统要求的快速性与实时性的要求，FPGA的出现为解决这个问题提供了一个新的方向。 本文首先对三相PWM整流器系统进行了研究。在查阅大量国内外文献资料的基础上，对整流器及其控制器的国内外发展现状及研究趋势做了详细的研究，并对课题研究的意义有了更深入的认识。接下来对三相电压型整流器的拓扑结构、数学模型、整流器的控制技术进行了分析。文中所采用的滞环电流控制算法具有结构简单，电流响应速度快，不依赖系统参数，系统鲁棒性好的特点。运用matlab仿真软件，对该控制方法进行了仿真。然后对FPGA的发展历程、应用、分类、开发工具、语言等内容进行了介绍。最后对滞环控制算法进行了模块划分，将其划分为PI算法模块，限幅与指令电流生成模块，滞环比较模块，PWM脉冲生成及死区保护模块，AD控制及数据储存模块，并在Quartus II软件环境下，使用VHDL语言通过编程实现模块化设计。实践证明，采用FPGA来实现PWM整流器控制算法是可行的。
上传时间： 2013-04-24
上传用户：Ruzzcoy
在船舶交管系统中，雷达信息处理是最重要的组成部分。视频回波处理中的杂波处理要求实时性很高，大约要在一个距离单元的时间(0.05-0.1us)内完成。杂波处理如恒虚警处理本身比较复杂，这类处理过程又要求快速，图像显示系统要求及时的把接收到的雷达方位数据从极坐标转换成直角坐标。在软件上实现这些算法虽然精度可以达到，但是实时性问题不能满足。因此这类问题多采用高速专用数字设备来实现。FPGA在数字信号处理领域有非常广阔的应用前景，以其优良的性能在数字信号处理中发挥了重大的作用。CORDIC算法可以在硬件上以很高的精度实现一些函数和运算。针对以上几点，本文提出了利用CORDIC算法，基于FPGA来实现雷达信号处理和图像显示的算法研究，用硬件来实现正弦、余弦、正切、乘法、除法、指数和对数等基本函数和运算，把他们设计成为可重用的IP core，这样可以满足实时性和精度的问题。从而在将来的算法研究中方便的调用，这样在算法研究中可以节约大量的时间，在一定程度上降低研究的难度。 围绕雷达信号处理和图像显示，本次课题设计主要做了如下工作： 1．对CORDIC算法进行分析和研究，以及它在雷达信号处理和图像显示中的影响。 2．成功用硬件描述语言在Xilinx公司软件ISE的环境下编写代码，在Synplify和Modelsim上做了综合和仿真。 3．对实验结果进行精度和速度分析。 4．对雷达信号处理和图像显示的相关算法进行分析和研究。 5．从实例分析IP core的特点，对算法研究的影响和IP core在雷达信号处理和图像显示中的应用。 最终在实践环节，成功利用CORDIC算法，在FPGA上实现可重用的IP core，这些IP core能够以很高的精度实现一些基本函数和运算，在雷达信号处理与图像显示中起到很大的作用。
上传时间： 2013-07-16
上传用户：steele
FPGA作为近年来集成电路发展中最快的分支之一，有关它的研究和应用得到了迅速的发展。传统的FPGA采用静态配置的方法，所以在它的应用生命周期中，它的功能就不能够再改变，除非重新配置。动态重配置系统在系统工作的过程中改变FPGA的结构，包括全局重配置和局部重配置。其中的局部动态重配置系统有着ASIC以及静态配置FPGA无法比拟的优势。而随着支持局部位流配置以及动态配置的商用FPGA的推出，使对局部动态重配置系统和应用的研究有了最基本的硬件支撑条件。而Internet作为无比强大的网络已经渗入到各种应用领域之中。 本文首先提出了一个完整的基于Internet的FPGA局部动态可重配置系统的方案。然后针对方案的各个组成部分，分别进行了描述。首先是介绍了FPGA的基本概况，包括它的发展历史、结构、应用领域、发展趋势等。然后介绍了对一个包含局部动态重配置模块的FPGA系统的设计过程，包括重配置模块的定义、设计的流程、局部位流的产生等。接下来对．FPGA的配置方法以及配置解决方案进行描述，包括几种可选择的配置模式，其中有一些适用于静态配置，另外一些可以用于动态局部配置，．以及作为一个系统的配置解决方案。最后系统要求从Internet服务器上下载重配置模块的位流并且完成对FPGA的配置，根据这个要求，我们设计了相应的嵌入式解决方案，包括如何设计一个基于VxWorks的嵌入式应用软件实现FTP功能，并说明如何通过JTAGG或者ICAP接口由嵌入式CPU完成对FPGA的局部配置。
上传时间： 2013-04-24
上传用户：william345
本文进行了基于FPGA的GPS直序伪码扩频接收机的设计和数字化硬件实现。论文首先对GPS卫星导航定位系统进行了分析，并对与数字化接收机直接相关联的GPS信号中频部分结合实际系统要求进行了设计和分析，由此确定了数字化伪码捕获跟踪接收机研制的具体要求，之后完成了接收机中频数字化方案设计。同时对伪码捕获跟踪后端的载波捕获跟踪的实现方案进行了描述和分析。最后利用EDA工具在FPGA芯片上实现了GPS数字化接收机的伪码捕获跟踪。 受工作环境的制约，GPS卫星接收机系统首先表现为功率受限系统，接收机必须满足在低信噪比条件下工作。同时接收机与卫星间高动态产生的多普勒频率，给接收机实现快速捕获带来了难度。通过仿真分析，综合了实现难度和性能两方面因素，针对小信噪比工作条件提出了改进型的序贯伪码捕获实施方案。同时按照捕获概率和时间的要求，对接收机偏压、上、下门限、NCO增益等进行了设计和仿真分析，确定了捕获的数字化实现方案，伪码跟踪采用超前滞后环方案。捕获完成后可使本地伪码与接收伪码的相对误差保持在±1/4码元范围内，而跟踪环路的跟踪范围为±4/3码元，保证了捕获到跟踪的可靠衔接，同时采用可变环路带宽措施解决了跟踪速度和精度的矛盾。 在数字化实现设计中，给出了详细的数字化实现方案和分析，这样在保证工作精度的同时尽量减少硬件资源的开销，利用EDA工具，采用Veilog设计语言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成数字化接收机伪码捕获跟踪的实现，并在其开发平台上对数字化接收机进行了仿真验证，在给定的工作条件下达到了设计性能和指标要求。
上传时间： 2013-04-24
上传用户：15510133306
现代通信系统要求通信距离远、通信容量大、传输质量好。作为其关键技术之一的调制解调技术一直是人们研究的一个重要方向。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、抗干扰能力强的特点，符合未来通信技术发展的方向。论文从以下几个方面讨论和实现了基于FPGA的调制解调系统。 论文首先介绍了调制解调系统的发展现状及FPGA的相关知识。然后介绍了几种常见的相位调制解调方式，重点是QDPSK调制解调系统的理论算法。 论文重点介绍了QDPSK解调调制系统的具体实现。首先，在在MATLAB环境下对系统里的每个子模块完成了功能仿真，并取得满意的仿真结果；其次，在QDPSK调制解调系统功能仿真正确的基础上，对每个模块的功能编写C++算法，并且验证了算法的正确性和可实现性；最后，在altera公司的FPGA开发平台Quartus Ⅱ 6.0上，采用Verilog硬件描述语言对QDPSK调制解调系统实现了时序仿真和综合仿真。
上传时间： 2013-07-21
上传用户：moonkoo7
码元定时恢复(位同步)技术是数字通信中的关键技术。位同步信号本身的抖动、错位会直接降低通信设备的抗干扰性能，使误码率上升，甚至会使传输遭到完全破坏。尤其对于突发传输系统，快速、精确的定时同步算法是近年来研究的一个焦点。本文就是以Inmarsat GES/AES数据接收系统为背景，研究了突发通信传输模式下的全数字接收机中位同步方法，并予以实现。 本文系统地论述了位同步原理，在此基础上着重研究了位同步的系统结构、码元定时恢复算法以及衡量系统性能的各项指标，为后续工作奠定了基础。 首先根据卫星系统突发信道传输的特点分析了传统位同步方法在突发系统中的不足，接下来对Inmarsat系统的短突发R信道和长突发T信道的调制方式和帧结构做了细致的分析，并在Agilent ADS中进行了仿真。 在此基础上提出了一种充分利用报头前导比特信息的，由滑动平均、阈值判断和累加求极值组成的快速报头时钟捕获方法，此方法可快速精准地完成短突发形式下的位同步，并在FPGA上予以实现，效果良好。 在长突发形式下的报头时钟捕获后还需要对后续数据进行位同步跟踪，在跟踪过程中本论文首先用DSP Builder实现了插值环路的位同步算法，进行了Matlab仿真和FPGA实现。并在插值环路的基础上做出改进，提出了一种新的高效的基于移位算法的位同步方案并予以FPGA实现。最后将移位算法与插值算法进行了性能比较，证明该算法更适合于本项目中Inmarsat的长突发信道位同步跟踪。 论文对两个突发信道的位同步系统进行了理论研究、算法设计以及硬件实现的全过程，满足系统要求。
上传时间： 2013-04-24
上传用户：zukfu
随着信号处理技术的进步和电子技术的发展，雷达信号侦察接收机逐渐从模拟体制向数字体制转变。软件无线电概念的提出，促使雷达侦察接收机朝大带宽、全截获方向发展，现有的串行信号处理体制已经很难满足系统要求。FPGA器件的出现，为实现宽带雷达信号侦察数字接收机提供了硬件支持。 本文结合FPGA芯片特点，在前人研究基础上，从算法和硬件实现两方面，对雷达信号侦察数字接收机若干关键技术进行了研究和创新，主要研究内容包括以下几个方面。 1)给出了基于QuartusII/Matlab和ISE/ModelSim/Matlab的两种FPGA设计联合仿真技术。这种联合仿真技术，大大提高了基于FPGA的雷达信号侦察数字接收机的设计效率。 2)给出了一种基于FFT/IFFT的宽带数字正交变换算法，并将该算法在FPGA中进行了硬件实现，设计可对600MHz带宽内的输入信号进行实时正交变换。 3)提出了一种全并行结构FFT的FPGA实现方案，并将其在FPGA芯片中进行了硬件实现，设计能够在一个时钟周期内完成32点并行FFT运算，满足了数字信道化接收机对数据处理速度的要求。 4)提出了一种自相关信号检测FPGA实现方案，通过改变FIFO长度改变自相关运算点数，实现了弱信号检测。提出通过二次门限处理来消除检测脉冲中的毛刺和凹陷，降低了虚警概率，提高了检测结果的可靠性。 5)在单通道自相关信号检测算法基础上，提出采用三路并行检测，每路采用不同的相关点数和检测门限，再综合考虑三路检测结果，得到最终检测结果。给出了算法FPGA实现过程，并对设计进行了联合时序仿真，提高了检测性能。 6)给出了一种利用FFT变换后的两根最大谱线进行插值的快速高精度频率估计方法，并将该算法在FPGA硬件中进行了实现。通过利用FFT运算后的实/虚部最大值进行插值，降低了硬件资源消耗、缩短了运算延迟。 7)结合4)、5)、6)中的研究成果，完成了对雷达脉冲信号到达时间、终止时间、脉冲宽度和脉冲频率的估计，最终在一块FPGA芯片内实现了一个精简的雷达信号侦察数字接收机，并在微波暗室中进行了测试。
上传时间： 2013-06-13
上传用户：Divine
正交频分复用（OFDM）是一种无线环境下的高速传输技术，它使用一系列低速子载波并行传输数据，具有抗多径干扰的能力、能以很高的频谱利用率实现高速数据传输等优点。数字音频广播（DAB）系统中采用OFDM调制技术。 本文首先概述了OF'DM的基本原理和实现方法，分析了DAB中不同模式下OFDM调制的参数和特点。实现OFDM的核心技术是快速傅立叶变换（FFT）。本文在分析研究了多种FFT算法的基础上选择了最适合FPGA实现的，满足DAB系统中OFDM调制要求的FFT算法，即将2048点FFT分解为基-4和基-2混合基算法。 本文研究重点是使用FPGA实现2048点复数FFT处理器。2048点FFT由五级基-4运算和一级基-2运算组成。针对这一算法以及FPGA特点，进行系统结构设计、各个模块设计、FPGA实现和测试。一个基-4和基-2复用的蝶形运算模块是整个FFT处理器的核心部分。此外系统还包括：系统控制模块，地址产生模块，RAM和ROM。本文特别针对2048点按频率抽取基-4/2顺序处理的FFT处理器提出了一种巧妙的数据地址和旋转因子地址生成的方法。 仿真和验证表明，运算的结果可以达到一定的精度要求，运算速度满足系统要求，说明该OFDM调制器的设计是可行的，可以应用于DAB系统中
上传时间： 2013-06-05
上传用户：star_in_rain
DesignSpark PCB 设计系统构建于集成设计环境之上，提供从捕获原理图到印刷电路板(PCB) 的设计和布局所需的全部工具。系统要求：DesignSpark 可在Windows 操作系统下运行，但是我们推荐您使用Windows XP。它不可以在Windows 3.1x 或Linux 下运行。推荐使用速度超过1Ghz 的奔腾处理器和至少256Mb 的 RAM。在一年的时间内，获奖的DesignSpark PCB设计工具已经有超过万人下载！平均每日便有100次下载，免费且正版，深受工程师喜爱的强大软件。
标签： DesignSpark PCB 设计工具
上传时间： 2013-05-28
上传用户：郭静0516
