RS译码的Euclid算法及其FPGA实现
RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助...
RS译码的Euclid算法及其FPGA实现,并通过仿真器的出结果,对于设计RS译码很有帮助...
高级FPGA教学实验指导书-逻辑设计部分.pdf QuatusII5.0 是Altera 公司的最新产品。MaxplusII 是一套非常成功的PLD 开发软件,虽然QuartusII 已经推出了4 年,并且Altera 宣布不再对MaxplusII 进行升级,但至今仍有非常多的工程师在使用Maxp...
实现8通道模拟/数字转换和数字/模拟转换的例子,采用ISA总线控制逻辑....
YLP270开发板光盘附带的cpld逻辑试验...
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术,使得在面积和速度上达到最佳优化;添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现,最终下载到FPGA芯片Stratix EP1S25F780C5中。...