该文档为倒立摆系统的控制算法及仿真讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
标签： 倒立摆系统
上传时间： 2022-04-13
上传用户：
PLC编程理论算法及技巧，关于PLC编程。
标签： plc
上传时间： 2022-05-31
上传用户：ttalli
PID算法及PWM控制技术简介1.1PID算法控制算法是微机化控制系统的一个重要组成部分，整个系统的控制功能主要由控制算法来实现。目前提出的控制算法有很多。根据偏差的比例（P）、积分（ID，微分（D）进行的控制，称为PID控制。实际经验和理论分析都表明，PID控制能够满足相当多工业对象的控制要求，至今仍是一种应用最为广泛的控制算法之一。下面分别介绍模拟PID、数字PID及其参数整定方法。1.1.1模拟PID在模拟控制系统中，调节器最常用的控制规律是PID控制，常规PID控制系统原理框图如图1.1所示，系统由模拟PID调节器、执行机构及控制对象组成。PID调节器是一种线性调节器，它根据给定值r（1）与实际输出值c（1）构成的控制偏差：e（）=r（t）-c（t）（1.1）将偏差的比例、积分、微分通过线性组合构成控制量，对控制对象进行控制，故称为PID调节器。在实际应用中，常根据对象的特征和控制要求，将P、I、D基本控制规律进行适当组合，以达到对被控对象进行有效控制的目的。例如，P调节器，PI调节器，PID调节器等。模拟PID调节器的控制规律为
上传时间： 2022-07-01
上传用户：
在信道编码的发展进程中，编码研究人员一直致力于追寻性能尽可能的接近Shannon极限，且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码，这种码在接近香农极限的低信噪比下仍能够获得较低的误码率，它的出现在编码界引起了广泛的关注，并成为编码研究领域最新的发展方向之一。但Turbo码也有其缺点，由于交织器的存在，致使译码复杂度高，译码时延长且因为低码重码字，存在错误平台现象。在Turbo码的基础上，1994年，Pyndiah等提出了Turbo乘积码，Turbo乘积码继承了Turbo码的优点，又因为Turbo乘积码的构造采用了线性分组码，所以译码方法比Turbo码简单。Turbo乘积码近年来开始被广泛到应用到各种通信场合，大有取代传统的卷积码之势。 本文首先围绕Turbo乘积码的编译码原理，阐述了涉及到的基础知识；又据Turbo乘积码目前的应用状况，回顾了Turbo码的发展历史；其次，根据Turbo乘积码的构造原理，探讨了构造的方法，交织类型，子码的选择及子码的性能；再次，研究了Turbo乘积码的概率译码，基于外信息的迭代算法，研究了Chase的译码算法；最后通过软件仿真实现了该迭代译码算法，得到的结果达到了通信接收的要求。 本文还初步的阐述了Turbo乘积码硬件实现系统的设计方案。据实际工作中碰到的非标准信号，给出了整体模块设计图，及相应模块的功能和模块问连接的各种参数。并实现了模态下的同步搜索和去除相位模糊功能。最后根据研究中碰到的各种问题，提出了下一步工作建议和研究方向。
上传时间： 2013-07-02
上传用户：ndyyliu
本文以“机车车辆轮对动态检测装置”为研究背景，以改进提升装置性能为目标，研究在Altera公司的FPGA(Field Programmable Gate Array)芯片Cyclone上实现图像采集控制、图像处理算法、JPEG(Joint Photographic Expert Group)压缩编码标准的基本系统。本文使用硬件描述语言Verilog，以RedLogic的RVDK开发板作为硬件平台，在开发工具OUARTUS2 6.0和MODELSIM SE 6.1B环境中完成软核的设计与仿真验证。 数据采集部分完成的功能是将由模拟摄像机拍摄到的图像信号进行数字化，然后从数据流中提取有效数据，加以适当裁剪，最后将奇偶场图像数据合并成帧，存储到存储器中。数字化及码流产生的功能由SAA7113芯片完成，由FPGA对SAA7113芯片初始化设置、控制，并对数字化后的数据进行操作。 图像处理算法部分考虑到实时性与算法复杂度等因素，从装置的图像处理流程中有选择性地实现了直方图均衡化、中值滤波与边缘检测三种图像处理算法。 压缩编码部分依据JPEG标准基本系统顺序编码模式，在FPGA上实现了DCT(Discrete Cosine Transform)变换、量化、Zig-Zag扫描、直流系数DPCM(Differential Pulse Code Modulation)编码、交流系数RLC(Run Length code)编码、霍夫曼编码等主要步骤，最后用实际的图像数据块对系统进行了验证。
上传时间： 2013-04-24
上传用户：qazwsc
随着现代互联网规模的不断扩大，网络数据流量迅速增长，传统的路由器已经无法满足网络的交换和路由需求。当前，新一代路由器普遍利用了交换式路由技术，通过使用交换背板以充分利用公共通信链路，有效的提高了链路的利用率，并使各通信节点的并行通信成为可能。硬件系统设计中结合了专用网络处理器，可编程器件各自的特点，采用了基于ASIC，FPGA，CPLD硬件结构模块化的设计方法。基于ASIC技术体系的GSR的出现，使得路由器的性能大大提高。但是，这种路由器主要满足数据业务(文字，图象)的传送要求，不能解决全业务(语音，数据，视频)数据传送的需要。随着网络规模的扩大，矛盾越来越突出，而基于网络处理器技术的新一代路由器，从理论上提出了解决GSR所存在问题的解决方案。 基于网络路由器技术实现的路由器，采用交换FPGA芯片硬件实现的方式，对路由器内部各种单播、多播数据包进行路由转发，实现网络路由器与外部数据收发芯片的数据通信。本文主要针对路由器内部交换FPGA芯片数据转发流程的特点，分析研究了传统交换FPGA所采用的交换算法，针对简单FIFO算法所产生的线头阻塞现象，结合虚拟输出队列(VOQ)机制及队列仲裁算法(RRM)的特点，并根据实际设计中各外围接口芯片，给出了一种消除数据转发过程中出现的线头阻塞的iSLIP改进算法。针对实际网络单播、多播数据包在数据转发处理过程的不同，给出了实际的解决方案。并对FPGA外部SSRAM包缓存带宽的利用，数据转发的包乱序现象及FPGA内部环回数据包的处理流程作了分析并提出了解决方案，有效的提高了路由器数据交换性能。 根据设计方案所采用的算法的实现方式，结合FPGA内部部分关键模块的功能特点及性能要求，给出了交换FPGA内部可用BlockRam资源合理的分配方案及部分模块的设计实现，满足了实际的设计要求。所有处理模块均在xilinx公司的FPGA芯片中实现。
上传时间： 2013-04-24
上传用户：牛布牛
本文主要研究了数字声音广播系统(DAB)内交织器与解交织器的算法及硬件实现方法。时间交织器与解交织器的硬件实现可以有几种实现方案，本文对其性能进行了分析比较，选择了一种工程中实用的设计方案进行设计，并将设计结果以FPGA设计验证。时间解交织器的交织速度、电路面积、占用内存、是设计中主要因素，文中采用了单口SRAM实现，减少了对存储器的使用，利用lC设计的优化设计方法来改善电路的面积。硬件实现是采用工业EDA标准Top-to-Down设计思想来设计时间解交织，使用verilogHDL硬件描述语言来描述解交织器，用Cadence Nc-verilog进行仿真，Debussy进行debug，在Altera公司的FPGA开发板上进行测试，然后用ASIC实现。测试结果证明：时间解交织器的输出正确，实现速度较快，占用面积较小。
上传时间： 2013-04-24
上传用户：梧桐
为了减小匹配傅里叶变换分析的计算量，提出了一种基于快速傅里叶变换的快速算法。根据匹配傅里叶变换的分解将积分形式转化为离散形式，推导出快速算法表达式。该算法与直接的数值离散匹配傅里叶变换算法相比较，计算量大大减少。同时给出了其在雷达信号处理中线性调频信号的检测与参数估计的应用。理论及计算机仿真结果表明了该算法的有效性和精确性，有良好的工程应用前景。
上传时间： 2013-10-21
上传用户：chongchong1234
本文在分析了无线电频谱管理现状及频谱资源紧张的前提下，引出频谱管理中的认知无线电技术，同时提出了基于博弈论的电磁频谱管理的模型化方法，深入地分析了博弈论算法的收敛性及效用函数的选择，并且通过Matlab仿真以最小化系统间总干扰为目标描述了博弈论模型在电磁频谱动态管理中的应用。
上传时间： 2013-10-19
上传用户：392210346
本文的题目是改进的核函数算法及其在人脸识别中的应用研究。 本文在系统学习现有核函数及支持向量机相关理论的基础上，系统研究了自适应选择核函数算法，通过引入朴素正则风险最小化准则，提出了一种改进的在线核函数算法。算法采用截断误差最小化、合理选取拉格郎日因子等方法对新增样本进行训练，有效地克服了现有方法收敛精度低和不能自适应选择样本的困难。 根据独立分量分析的原理和特点，将改进的核函数算法引入人脸识别的研究中，给出了基于ICA-SVM的人脸识别算法及实现方法。 论文分别应用数值仿真及现有人脸数据库，分析了算法的数值特性并验证了算法的可靠性和实用性。 本文数值仿真与分析软件基于MATLAB和LABVIEW虚拟仪器设计开发。 本文档是nh文件，可以用caj打开。与大家共享！！
上传时间： 2016-02-14
上传用户：Divine
