利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计
利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计,不但具有较高的测量精度,而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量,在前端输入加整形电路即可。...
利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计,不但具有较高的测量精度,而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量,在前端输入加整形电路即可。...
学生宿舍管理信息的软件工程文档,非常规范,包含可行性分析,需求分析,总体设计,数据字典等详细设计...
等精度频率计的verilogHDL的实现,我花了好长时间才写的哦...
用单片机与CPLD做的等精度频率计,误差精确到十亿分之一...
基于单片机与CPLD的 等精度频率计,VHDL语言...