近几年来，OFDM(Orthogonal Frequency Division Multiplexing)技术引起了人们的广泛注意，根据这项新技术，很多相关协议被提出来。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口满足IEEE 802.16标准的宽带无线通信系统，IEEE标准在2004年定义了空中接口的物理层(PHY)，即802.16d协议。该协议规定数据传输采用突发模式，调制方式采用OFDM技术，传输速率较高且实现方便、成本低廉，已经成为首先推广应用的商业化标准。 本文主要对IEEE802.16d OFDM系统物理层进行研究，并在XILINX公司的Virtexpro II芯片上实现了基带算法。 首先讨论了OFDM基本原理及其关键技术。根据IEEE802.16d OFDM系统的物理层发送端流程搭建了基带仿真链路，利用MATLAB/SIMULINK仿真了OFDM系统在有无循环前缀(CP)、多径数目不同等情况下的性能变化。由于同步算法和信道估计算法计算量都很大，为了找到适合采用FPGA实现的算法，分析了同步误差和不同信道估计算法对接收信号的影响，并结合计算量的大小提出了一种新的联合同步算法，以及得出了LS信道估计算法最适合802.16d系统的结论。 其次，完成了基带发射机和接收机的FPGA硬件电路实现。为了使系统的时钟频率更高，采用了流水线的结构。设计中采用编写Verilog程序和使用IP核相结合的办法，实现了新的联合同步算法，并且通过简化结构，避免了信道估计算法中的繁琐除法。利用ISE9. 2i和Modelsim6.Oc软件平台对程序进行设计、综合和仿真，并将仿真结果和MATLAB软件计算结果相对比。结果表明，采用16位数据总线可达到理想的精度。 最后，采用串口通信的方式对基带系统进行了验证。通过串口通信从功能上表明该系统确实可行。 关键词：IEEE802. 16d； OFDM； 同步；信道估计；基带系统
上传时间： 2013-07-31
上传用户：1757122702
扩频通信技术因为具有较强的抗干扰、抗噪声、抗多径衰落能力、较好的保密性、较强的多址能力和高精度测量等优点，在军事抗干扰和个人通信业务中得到了很大的发展。尤其是基于扩频理论的CDMA通信技术成为国际电联规定的第三代移动通信系统的主要标准化建议后，标志着扩频通信技术在民用通信领域的应用进入了新阶段。 近年来，随着微电子技术和电子设计自动化(EDA)技术的迅速发展，以FPGA和CPLD为代表的可编程逻辑器件凭借其设计方便灵活等特点广泛应用于数字信号处理领域。 本论文正是采用基于FPGA硬件平台来实现了一个直接序列扩频通信基带系统，该系统的实现涉及扩频通信和有关FPGA的相关知识，以及实现这些模块的VHDL硬件描述语言和QuartusⅡ开发平台，目标是实现一个集成度高、灵活性强、并具有较强的数据处理能力的扩频通信基带系统。 本论文中首先对扩频通信的基础理论做了探讨，着重对直序扩频的理论进行了分析；其次根据理论分析，设计了全数字直接序列扩频基带系统的结构，完成了扩频序列的产生、信息码的输入和扩频。重点完成了对基带扩频信号的相关解扩和几种同步捕获电路的设计，将多种专用芯片的功能集成在一片大规模FPGA芯片上。在论文中列出了部分模块的VHDL程序，并在QuartusⅡ仿真平台上完成各部分模块的功能仿真。
上传时间： 2013-04-24
上传用户：chenjjer
本课题是在课题组已实现的高速串行通信平台的基础上，进一步引伸，设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核，力求在从模式下，做到占用资源更少，传输速度更快，也为以后实现更完整的功能提供平台。 本文以此为背景，基于FPGA平台，搭建以开源的PCI软核为核心的串行通信接口平台，使其成为PCI总线与用户逻辑之间的桥梁，使用户逻辑避开与复杂的PCI总线协议。本课题采用Spartan-II FPGA芯片XC2S200-6FG456C系统开发板作为串行通信接口的硬件实验平台，实现了支持配置读/写交易、单数据段读/写、突发模式读/写、命令/地址译码功能和数据传送错误检测与处理功能的PCI软核。 本文主要阐述了以PCI软核为核心的串行通信平台的实现，首先介绍了PCI软核的编程语言、软件工具和硬件实验平台Spartan-II FPGA芯片XC2S200-6FG456C系统开发板。然后，介绍了PCI总线命令、PCI软核所支持的功能、PCI软核两侧信号的定义、PCI软核配置模块以及探讨了PCI软核的状态机接收、发送数据等过程，分析了PCI软核的数据收发功能仿真，主要包括配置读/写交易、单数据段模式读/写和突发模式读/写的仿真图形，并阐述了管脚约束的操作流程。最后介绍PCI软核模块的WDM驱动，内容包括驱动程序简介、驱动程序的开发、中断处理、驱动程序与应用程序之间的通信以及应用程序操作。最后，对PCI软核的各种性能进行了比较分析。整个模块设计紧凑，完成在实验平台上的数据发送。 设计选用硬件描述语言VerilogHDL，在开发工具Xilinx ISE7.1中完成整个系统的设计、综合、布局布线，利用Modelsim进行功能及时序仿真，使用DriverWorks为PCI软核编写WinXP下的驱动程序，用VC++6.0编写相应的测试应用程序。之后，将FPGA设计下载到Spanan-II FPGA芯片XC2S200-6FG456C系统开发板中运行。 文章最后指出工作中的不足之处和需要进一步完善的地方。
上传时间： 2013-04-24
上传用户：sc965382896
通信与信息技术行业飞速发展，已成为我国支柱产业之一。随着该行业的迅速发展，社会对具备实际动手能力人才的需求也不断增加，高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源，随着EDA技术的发展，实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容，加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势，适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点，采用FPGA技术设计出集验证性和设计性于一体，具备较高的综合性和系统性的通信原理实验系统。 本系统提供了一个开放性的硬件、软件平台，从培养学生实际动手能力出发，利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容，还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。 本文结合数字通信系统基本模型，把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中，模拟信号源采用DDS技术，能够生成非常高的频率精度，可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器，形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术，具备良好的载波跟踪特性，利用对载波相位不敏感 的Gardner算法跟踪位同步信号。 本文首先介绍了通信原理实验系统的研究现状和意义；然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容，分别列出各实验的数字化实现模型；继而根据各模块资源需求选取合适FPGA芯片，并给出硬件设计方案；最后，给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确，且功能和技术指标满足设计要求。 关键词：通信原理，实验系统，FPGA，DDS，多体制调制解调，全数字COSTAS环，位同步
上传时间： 2013-07-07
上传用户：evil
随着列车自动化控制和现场总线技术的发展，基于分布式控制系统的列车通信网络技术TCN（IEC-61375）在现代高速列车上得到广泛应用。TCN协议将列车通信网络分为绞线式列车总线WTB和多功能车辆总线MVB，其中WTB实现对开式列车中的互联车辆间的数据传输和通信，MVB实现车载设备的协同工作和互相交换信息。 本文介绍了国内外列车通信网络的发展情况和各自优势，分析了MVB一类设备底层协议。研究利用FPGA实现MVB控制芯片MVBC，用ARM作为微处理器实现MVB一类设备的嵌入式解决方案。其中，在FPGA芯片中主要采用自顶向下的设计方法，RLT硬件描述语言实现MVB控制芯片MVBC一类设备的主要功能，包括帧编码器、帧解码器和逻辑接口单元。ARM主要完成了软件程序的编写和实时操作系统的移植。在eCos实时操作系统上，完成了驱动和上层应用程序，包括端口初始化、端口配置、帧收发指令和报文分析。 为了验证设计的正确性，在设计的硬件平台基础上，搭建了MVB通信网络的最小系统，对网络进行系统功能测试。测试结果表明：设计方案正确，达到了设计的预期要求。
上传时间： 2013-08-03
上传用户：bruce5996
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
FPGA作为新一代集成电路的出现，引起了数字电路设计的巨大变革。随着FPGA工艺的不断更新与改善，越来越多的用户与设计公司开始使用FPGA进行系统开发，因此，PFAG的市场需求也越来越高，从而使得FPGA的集成电路板的工艺发展也越来越先进，在如此良性循环下，不久的将来，FPGA可以主领集成电路设计领域。正是由于FPGA有着如此巨大的发展前景与市场吸引力，因此，本文采用FPGA作为电路设计的首选。 @@ 随着FPGA的开发技术日趋简单化、软件化，从面向硬件语言的VHDL、VerilogHDL设计语言，到现在面向对象的System Verilog、SystemC设计语言，硬件设计语言开始向高级语言发展。作为一个软件设计人员，会很容易接受面向对象的语言。现在软件的设计中，算法处理的瓶颈就是速度的问题，如果采用专用的硬件电路，可以解决这个问题，本文在第一章第二节详细介绍了软硬结合的开发优势。另外，在第一章中还介绍了知识产权核心（IP Core）的发展与前景，特别是IP Core中软核的设计与开发，许多FGPA的开发公司开始争夺软核的开发市场。 @@ 数字电路设计中最长遇到的就是通信的问题，而每一种通信方式都有自己的协议规范。在CPU的设计中，由于需要高速的处理速度，因此其内部都是用并行总线进行通信，但是由于集成电路资源的问题，不可能所有的外部设备都要用并行总线进行通信，因此其外部通信就需要进行串行传输。又因为需要连接的外部设备的不同，因此就需要使用不同的串行通信接口。本文主要介绍了小型CPU中常用的三种通信协议，那就是SPI、I2C、UART。除了分别论述了各自的通信原理外，本文还特别介绍了一个小型CPU的内部构造，以及这三个通信协议在CPU中所处的位置。 @@ 在硬件的设计开发中，由于集成电路本身的特殊性，其开发流程也相对的复杂。本文由于篇幅的问题，只对总的开发流程作了简要的介绍，并且将其中最复杂但是又很重要的静态时序分析进行了详细的论述。在通信协议的开发中，需要注意接口的设计、时序的分析、验证环境的搭建等，因此，本文以SPI数据通信协议的设计作为一个开发范例，从协议功能的研究到最后的验证测试，将FPGA 的开发流程与关键技术等以实例的方式进行了详细的论述。在SPI通信协议的开发中，不仅对协议进行了详细的功能分析，而且对架构中的每个模块的设计都进行了详细的论述。@@关键词：FPGA；SPI；I2C；UART；静态时序分析；验证环境
上传时间： 2013-04-24
上传用户：vvbvvb123
由于移动环境的复杂性，无线信号在发送传输和接收过程中有很明显的衰落现象，特别是在高频无线通信中，多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术，Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式，多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集，且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统，介绍了其Rake接收机工作原理和设计思想，进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理，并描述了OFDM和CDMA结合的三种系统（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系统模型；接着，介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息，Rake接收机就是通过多个相关接收器接收多径信号中各路信号，通过信道估计和信道补偿消去信道因子的附加相位，并把他们合并在一起，以此来改善信号的信噪比和系统的可靠性；在此基础上，论文提出了一种多载波扩频通信系统的实现方案，并详细介绍了其Rake接收机实现原理，给出了最大比合并时各种分径数目下系统误码率的仿真图；最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加，系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著，且在多载波CDMA系统中其分集效果更好，实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致，时序通过，资源耗费不大，具有较大的实用价值。 @@关键词：多载波扩频通信，CDMA，Rake接收机，FPGA
上传时间： 2013-07-25
上传用户：axxsa
这篇文章介绍了MSP430系列多单片机间的SPI主从通信原理和相关例程
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
扩频通信，即扩展频谱通信技术(Spread Spectrum Communication)，它与光纤通信、卫星通信一同被誉为进入信息时代的三大高技术通信传输方式。 扩频通信是将待传送的信息数据用伪随机编码序列，也即扩频序列(SpreadSequence)调制，实现频谱扩展后再进行传输。接收端则采用相同的编码进行解调及相关处理，恢复出原始信息数据。 扩频通信系统与常规的通信系统相比，具有很强的抗人为干扰，抗窄带干扰，抗多径干扰的能力，并具有信息隐蔽、多址保密通信等特点。 现场可编辑门阵列FPGA(Field Programmable Gate Array)提供了极强的灵活性，可让设计者开发出满足多种标准的产品。FPGA所固有的灵活性和性能也可让设计者紧跟新标准的变化，并能提供可行的方法来满足不断变化的标准要求。 EDA 工具的出现使用户在对FPGA设计的输入、综合、仿真时非常方便。EDA打破了软硬件之间最后的屏障，使软硬件工程师们有了真正的共同语言，使目前一切仍处于计算机辅助设计(CAD)和规划的电子设计活动产生了实在的设计实体论文对扩频通信系统和FPGA设计方法进行了相关研究，并且用Altera公司的最新的FPGA开发平台QuartusII实现了一个基带扩频通信系统的发送端部分，最后用软件Protel99SE设计了相应的硬件电路。 该系统的设计主要分为两个部分。第一部分是用QuartusII软件设计了系统的VHDL语言描述代码，并对系统中每个模块和整个系统进行相应的功能仿真和时序时延仿真；第二部分是设计了以FPGA芯片EP1C3T144C8N为核心的系统硬件电路，并进行了相关测试，完成了预定的功能。
上传时间： 2013-07-26
上传用户：15679277906
