RS码译码器C语言工程，为[255,191]码率的译码结构，具有通用性
上传时间： 2014-06-19
上传用户：hj_18
Turbo码编码器的删除模块，此模块是CCSDS标准系的码率为1/2和1/3的删除模块
上传时间： 2013-12-11
上传用户：plsee
随着世界汽车工业的迅猛发展，汽车行驶速度的提高，汽车行驶安全性能越来越受到人们的重视，而汽车的紧急刹车往往造成汽车的侧翻而对驾驶员造成伤害，ABS系统就是在这种要求下产生和发展的，它是提高汽车制动安全性的又一重大进步。但是由于电子元件的故障导致ABS故障率也相对较高，使之不能正常的工作，给行车带来了极大安全隐患。本课题主要研究ABS在控制系统作用下进行增压，保压，降压操作从而将滑移率控制在一定范围内，保证车辆在刹车过程中的安全性。
标签： matlab 汽车防抱死制动系统 控制方法 仿真研究
上传时间： 2016-05-03
上传用户：杨少少少
这是一个衡量通信速度的参数。它表示每秒钟传送的bit的个数。例如300波特表示每秒钟发送300个bit，当我们提到时钟周期时，我们就是指波特率例如如果协议需要4800波特率，那么时钟是4800Hz，这意味着串口通信在数据线上的采样率为4800Hz，通常电话线的波特率为14400，28800和36600，波特率可以远远大于这些值，但是波特率和距离成反比。串行口每秒发送或接收数据的码元数为传码，单位为波特，也叫波特率，若发送或接收一位数据所需时间为T，则波特率为1/T，相应的发送或接收时钟为1/T Hz。发送和接收设备的波特率应一致。位同步是实现收发双方的码元同步，由数据传输系统的同步控制电路实现。发送端由发送时钟的定时脉冲对数据序列取样再生，接收端由接收时钟的定时脉冲对接收数据序列取样判断，恢复原来的数据序列。因此，接收时钟和发送时钟必须同频同相，这是由接收端的定时提取和锁相环电路实现的。传码率与位同步必须同时满足。否则，接收设备接收不到有效信息
上传时间： 2022-06-22
上传用户：
VIP专区-嵌入式/单片机编程源码精选合集系列（144）资源包含以下内容：1. Cypress 68013产品开发原理图.2. 在SPI 平台优化好的G.711代码,保证好用.3. 基于单片机步进电机控制正反转.4. C环境 TCON T118芯片驱动文件.5. S3C44B0X nFlash ,测试通过.6. 智能门禁系统蓄电池充电原理图.7. arm嵌入式系统plc22**ssp作spi主机实验.8. arm嵌入式系统lpc22**ssp作spi从机实验.9. arm嵌入式系统lpc22**错误的喂狗产生中断源代码.10. 适用于SED1335的24点阵中文字库。原来为打印字库.11. uc－gui方面的开发程序.12. arm_ads 程序原代码.13. arm_ads 程序调试教程.14. 一个高级培训班的内部资料,非常宝贵,读者可以掌握嵌入式基本思路.15. μITRON4.0 source code for ARM.16. vb与PLC的通讯程序 vb与PLC的通讯程序.17. usb鼠标资料,包括详细的电路原理图,以及源程序等.18. 做的一个简易的计算器.19. 此文件为ipod程序.20. 此文档为twell8816芯片资料.21. C8051F系列单片机开发与C语言编程.22. LPC240-1 详细介绍了LPC240-1各部分的硬件及其代码.23. m8 的 文件 原理与手册.24. 用于s3c2410的spi接口驱动。初学者用一定的参考价值。.25. 完全的TMS320F2812介绍.26. keil C51学习手册 内涵详细的介绍.27. 关于c++的绘图程序 with pictures show the progress of the load ce shown nboot.28. I2C IP.29. 2802 步进电机控制器.30. pci驱动开发介绍.31. 这是一个关于PCI驱动开发的开发文档资料,里面详细介绍了开发过程.32. PCI BIOS SPECIFICATION Revision 2.1版本.33. PCI BIOS SPECIFICATION Revision 2.1.34. 这是通道控制用的闸机源码.35. 控制步进电动机做正反向调速控制.36. 能用串口修改时间的时钟程序.37. 嵌入式数据库Berkeley DB-4.5.20源代码.38. lcd12864点阵液晶屏的测试代码.39. ULINK制作.40. 嵌入式经典教材初学者很适合.
上传时间： 2013-07-23
上传用户：eeworm
随着以计算机技术为核心的信息技术的迅速发展以及信息的爆炸式增长，人类获得的视觉信息很大一部分是从各种各样的电子显示器件上获得的。这对显示器件的要求也越来越高。在这些因素的驱动下，显示技术也取得了飞速的发展。使用FPGA/CPLD设计的液晶控制器具有很高的灵活性，可以根据不同的液晶类型、尺寸、使用场合，特别是不同的工业产品，做一些特殊的设计，以最小的代价满足系统的要求。而且可以解决通用的液晶显示控制器本身固有的一些缺点。 本文设计了一个采用FPGA设计的液晶显示控制器，主要解决以下内容：采用Cyclone芯片设计的液晶控制器；采用硬件描述语言进行的液晶显示控制器设计，重点介绍了如何通过特殊设计控制器与CPU协调的工作，驱动系统所需时序信号的产生，STN液晶彩色屏灰度显示的时间抖动算法和帧率控制原理及实现，显示数据的缓冲、转化方法，使用FPGA设计的用于本系统的特殊SDRAM控制器，以及液晶控制器通过该SDRAM控制器进行显示缓冲器的管理，还有很重要的一点是各个模块之间的同步处理。这款液晶控制器在实际中的使用效果证明了本课题介绍的液晶控制器方案是一个非常可行的，具有广泛的通用性。 关键词：液晶控制器、SDRAM控制器、时序信号发生器、灰度显示、时间抖动算法
上传时间： 2013-04-24
上传用户：ryanxue
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-08-03
上传用户：gdgzhym
H.264/AVC是由国际电信联合会的视频专家组和国际标准化组织的运动图像专家组组成的联合视频小组制定的下一代视频压缩标准。新标准采用了一些先进算法，因此具有优异的压缩性能和极好的网络亲和性，满足低码率情况下的高质量视频的传输。 H.264/AVC采用的先进算法包括多模式帧间预测、1/4像素精度预测、整数变换量化、去方块滤波和熵编码。本论文着重对整数变换与量化、去方块滤波做了研究。整数变换是一种只有加法和移位的运算，量化可以通过查表和乘法操作就可以完成，避免了反变换的时候失配问题，没有精度损失；去方块滤波是一种用来去除低码率情况下的每个宏块的块效应，提高了解码图像的外观。 本文主要从算法研究和硬件实现两方面着手，在算法研究方面设计了一个可视化测试软件，在硬件实现方面主要对整数变换、量化和去方块滤波做了研究和实现。视频压缩技术的关键在于视频压缩算法及其芯片的实现，FPGA可重复使用，设计修改灵活，片内资源丰富，具备DSP模块等优势。在本论文的目标实现部分模块FPGA的硬件设计，用Verilog完成了关键部分的设计。首先简要介绍了视频压缩基本原理，常用视频压缩标准及其特性以及国内外的研究动态，并对H.264标准基本档次所涉及的核心技术进行了详细介绍，两种分层结构分别讨论。其次在掌握了H.264.算法及编解码流程的基础上，设计了基于H.264编解码的可视化软件平台。然后详细介绍了整数变换、量化、反变换和反量化核心模块的设计和实现，并在Altera的软件和开发板上进行了仿真验证；对去方块滤波算法做了软件研究测试，并给出了一种改进的硬件整体结构设计。最后，对全文工作进行了总结和对未来研究工作做了展望。我在课题中所做的主要工作有： 1.查阅相关文献，熟悉H.264.标准及整数变换、量化和去方块滤波等算法。 2.用VC++完成了基于H.264编解码的可视化软件平台设计。 3.用Verilog完成了整数变换量化、反变换反量化模块FPGA设计与验证。 4.去方块滤波器的算法研究、仿真和硬件整体结构设计。
上传时间： 2013-04-24
上传用户：lanjisu111
H.264/AVC是由ITU和ISO两大组织联合组成的JVT共同制定的一项新的视频压缩技术标准，在较低带宽上提供高质量的图像传输是H.264/AVC的应用亮点。在同样的视觉质量前提下，H.264/AVC比H.263和MPEG-4节约了50％的码率。但H.264获得优越性能的代价是计算复杂度的增加，据估计其编码的计算复杂度大约为H.263的3倍，因此很难应用于实时视频处理领域。针对这一现状，业内做了大量的研究工作，力图降低其计算复杂度和提高运行效率。比如在运动估计方面，国内外在这方面的研究已经很成熟。而针对帧内/帧间预测编码的研究却较少。因此研究预测模式的快速算法具有理论意义和应用价值。 本文在详细研究H.264标准视频压缩编码特点基础上，分析了H.264帧内编码, 帧间编码及变换，量化技术的原理及特点，提出了一种基于局部边缘方向信息的快速帧内模式判决算法，通过结合SAD的模式选择方法来减少模式选择数目。它采用了Sobel梯度算子计算当前块的边缘信息，累加当前块中属于同一方向像素点的边缘矢量构造不同模式下的边缘方向直方图，以便确定最可能的预测模式。该算法有效降低了编码器的运算复杂度，在并未显著降低编码性能的情况下提升了编码器效率。仿真表明：Foreman 图像序列编码性能有了提高，其中PSNR平均降低了0.06dB，Bitrate平均降低了19.4％，这大大提高了视频传输的质量。 另外在帧间预测模式选择算法方面进行了改进研究：按顺序对不同类型进行判决，有选择地去比较可能模式，使得在有效减少需判决的模式数量的同时，结合小块模式搜索中途停止准则来确定最优模式。仿真表明：改进算法相对与原来算法能够节省很多的编码时间（平均下降了49.3％），但带来的图像质星的下降（平均下降0.08dB,可以忽略）和码率较少的增加。 同时在整数DCT变换模块中，提出了一种快速蝶形算法，使得对4×4点数据做一次变换，只需通过8×8次加法和2×8次移位运算便可完成，与原来12×8次加法和4×8次移位相比，新算法大大降低了运算复杂度。 最后介绍FPGA的特点及设计流程，并实现了H.264编解码器中变换编码及量化和熵解码模块的硬件。这种基于FPGA所实现的H.264编码视频处理模块设计具备了成本低，周期短，设计方法灵活等优点，具有广阔的市场应用前景。 仿真表明，通过使用本文提出的帧内/帧间速算法方法可使得H.264编码速度获得显著的提高，使H.264 Baseline编码器能在PC平台上实现实时编码。
上传时间： 2013-07-18
上传用户：zukfu
ISO和ITU-T制定的一系列视频编码国际标准的推出，开创了视频通信和存储应用的新纪元。从H.261视频编码建议，到H.262/3、MPEG-1/2/4等都有一个共同的不断追求的目标，即在尽可能低的码率(或存储容量)下获得尽可能好的图像质量。 本课题的研究建立在目前主流的压缩算法的基础上，综合出各种标准中实现途径的共性和优势，将算法的主体移植于FPGA(FieldProgrammableGateArray)平台上。凭借该种类嵌入式系统配置灵活、资源丰富的特点，建立一个可重构的内核处理模块。进一步的完善算法(运算速度、精度)和外围系统后，就可作为专用视频压缩编码器进行门级电路设计的原型，构建一个片上可编程的独立系统。 编码器设计有良好的应用前景，通过使用离散余弦变换和熵编码，对运动图像从空间上进行压缩编码，使得编码后的数据流适合于传输、通信、存储和编辑等方面的要求。同时，系统的设计将解码的工作量大幅度降低，功能模块在作适当的改动后可为解码器的参考设计使用。 研究所涉及的各功能模块都进行了系统性的仿真和综合，满足工程样机的前期研发需要。
上传时间： 2013-04-24
上传用户：xiangwuy
