UBoot源码分析及在S3C2440的移植过程
上传时间： 2013-04-24
上传用户：CETM008
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-08-03
上传用户：gdgzhym
本文首先分析数字图像压缩技术的实际应用情况，相关的DVB技术标准和测试标准ETR290，进而提出了一个可适用于实际工作环境的语义分析模型框架；并在FPGA开发环境ISE中按照这个语义分析模型框架构造了一个具体的VHDL模型；同时利用工具软件Synplify和modelsim完成软件功能和时序仿真；然后设计相应的硬件测试平台来验证模块功能。针对数字图像技术实际应用环境的特点，本文提出了一种构建在嵌入式硬件平台上的分析模块，可实时分析MPEG-2传输流语法。通过连接TCP/IP网络可实现24小时/7天长时间工作。模块化的设计，使其可以安装于各种设备或实际应用环境中的各关键节点，通过网络传输到统一的服务器；同时该模块可设置成不同的硬件触发模式，使之成为故障传感器。因此，该模块适用于工程开通、快速故障监测、长时间监控等。通过与市场上专业测试设备性能进行比较，在测试精确性方面不占优势，但在达到一定数量级的测试精度后，其廉价、简易和无需维护的特点将呈现巨大的优势。
上传时间： 2013-04-24
上传用户：源弋弋
近年来，随着网络技术的发展和视频编码标准受到广泛接受，视频点播、视频流和远程教育等基于网络的多媒体业务逐渐普及。为了对拥有不同终端资源，不同接入网络以及不同兴趣的用户提供灵活的多媒体数据访问服务，多媒体数据的内容需要根据应用环境动态调整，转码正是实现这一挑战性任务的关键技术之一。 视频转码对时间的要求非常苛刻，以至于用高速的通用微处理器芯片也无法在规定的时间内完成必要的运算。因此，必须为这样的运算设计一个专用的高速硬线逻辑电路，在高速FPGA器件上实现或制成高速专用集成电路。用高密度的FPGA来构成完成转码算法所需的电路系统，实现专用集成电路的功能，因其成本低、设计周期短、功耗小、可靠性高、使用灵活等优点而成为适合本课题的最佳选择。 本文根据MPEG-2中可变长编码(VLC)理论，采用了两级查找表减少了VLC存储空间的使用，完成VLC编码的实现。根据MPEG-2中关于System Packet的定义，针对FPGA可实现性，以空间换取复杂度的减少，实现了PES包的打包模块。根据MPEG-2相应的转码理论，完成了对系统解码模块相应的连接和调试，对解码模块以真实的bit流进行了贴近板级的情况的仿真。根据MPEG-2中TM5的算法的局限性，分析得出只需要对P帧进行相应处理即可改进场景变换对视频质量的影响，完成对TM5的算法的改进。通过性能估算和电路仿真，各模块的吞吐率能够满足转码系统的要求。
上传时间： 2013-07-22
上传用户：shinesyh
在数字电视系统中，MPEG-2编码复用器是系统传输的核心环节，所有的节目、数据以及各种增值服务都是通过复用打包成传输流传输出去。目前，只有少数公司掌握复用器的核心算法技术，能够采用MPEG-2可变码率统计复用方法提高带宽利用率，保证高质量图像传输。由于目前正处广播电视全面向数字化过渡期间，市场潜力巨大，因此对复用器的研究开发非常重要。本文针对复用器及其接口技术进行研究并设计出成形产品。 文中首先对MPEG-2标准及NIOS Ⅱ软核进行分析。重点研究了复用器中的部分关键技术：PSI信息提取及重构算法、PID映射方法、PCR校正及CRC校验算法，给出了实现方法，并通过了硬件验证。然后对复用器中主要用到的AsI接口和DS3接口进行了分析与研究，给出了设计方法，并通过了硬件验证。 本文的主要工作如下： ●首先对复用器整体功能进行详细分析，并划分软硬件各自需要完成的功能。给出复用器的整体方案以及ASI接口和DS3接口设计方案。 ●在FPGA上采用c语言实现了PSI信息提取与重构算法。 ●给出了实现快速的PID映射方法，并根据FPGA特点给出一种新的PID映射方法，减少了逻辑资源的使用，提高了稳定性。 ●采用Verilog设计了SI信息提取与重构的硬件平台，并用c语言实现了SDT表的提取与重构算法，在FPGA中成功实现了动态分配内存空间。 ●在FPGA上实现了．ASI接口，主要分析了位同步的实现过程，实现了一种新的快速实现字节同步的设计。 ●在FPGA上实现了DS3接口，提出并实现了一种兼容式DS3接口设计。并对帧同步设计进行改进。 ●完成部分PCB版图设计，并进行调试监测。 本复用器设计最大特点是将软件设计和硬件设计进行合理划分，硬件平台及接口采用Verilog语言实现，PSI信息算法主要采用c语言实现。这种软硬件的划分使系统设计更加灵活，且软件设计与硬件设计可同时进行，极大的提高了工作效率。 整个项目设计采用verilog和c两种语言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE两种设计平台下设计实现。根据此方案已经开发出两台带有ASI和DS3接口的数字电视TS流复用器，经测试达到了预期的性能和技术指标。
上传时间： 2013-06-10
上传用户：01010101
Linux内核源码分析，我开始学习linux时候使用的资料，感觉还不错
上传时间： 2013-04-24
上传用户：royzhangsz
陈莉君-深入分析Linux内核源码，帮助你学习
上传时间： 2013-06-07
上传用户：shiny3333
随着数字仪控系统在工业行业应用的日益广泛，效率及可靠性更高的开关电源在数字仪控系统设计中的应用也越来越多。针对数字仪控系统工程中开关电源的典型应用配电回路，在电源扩容、电源冗余可靠性设计方面进行分析描述，同时结合试验分析由此设计而产生的电源模块均流问题对配电回路可靠性的影响。
上传时间： 2013-10-14
上传用户：huyiming139
运放电路中的恒流源电路分析方法 普通镜像恒流源、多集电极恒流源、高精度镜像恒流源、高内阻恒流源和镜像微恒流源电路，以及恒流源电路输出电阻的计算等。 分析恒流源电路的方法是： （1）确定恒流源电路中的基准晶体管或场效应管； （2） 计算或确定基准电流； &nbbsp; （4）绘制恒流部分的交流通路，确定恒流源的内阻。 由于恒流源的内阻较大，计算恒流源内阻时不能忽略三极管集电极与发射极之间，或场效应管漏极与源极之间的动态电阻
上传时间： 2013-10-09
上传用户：gxmm
设计一个单片机控制的简易定时报警器。要求根据设定的初始值（1-59秒）进行倒计时，当计时到0时数码管闪烁“00”（以1Hz闪烁），按键功能如下：（1）设定键：在倒计时模式时，按下此键后停止倒计时，进入设置状态；如果已经处于设置状态则此键无效。（2）增一键：在设置状态时，每按一次递增键，初始值的数字增1。（3）递一键：在设置状态时，每按一次递减键，初始值的数字减1。（4）确认键：在设置状态时，按下此键后，单片机按照新的初始值进行倒计时及显示倒计时的数字。如果已经处于计时状态则此键无效。3.1.2 模块1:系统设计（1）任务分析与整体设计思路根据题目的要求，需要实现如下几个方面的功能。计时功能：要实现计时功能则需要使用定时器来计时，通过设置定时器的初始值来控制溢出中断的时间间隔，再利用一个变量记录定时器溢出的次数，达到定时1秒中的功能。然后，当计时每到1秒钟后，倒计时的计数器减1。当倒计时计数器到0时，触发另一个标志变量，进入闪烁状态。显示功能：显示倒计时的数字要采用动态扫描的方式将数字拆成“十位”和“个位”动态扫描显示。如果处于闪烁状态，则可以不需要动态扫描显示，只需要控制共阴极数码管的位控线，实现数码管的灭和亮。键盘扫描和运行模式的切换：主程序在初始化一些变量和寄存器之后，需要不断循环地读取键盘的状态和动态扫描数码管显示相应的数字。根据键盘的按键值实现设置状态、计时状态的切换。 （2）单片机型号及所需外围器件型号，单片机硬件电路原理图选用MCS-51系列AT89S51单片机作为微控制器，选择两个四联的共阴极数码管组成8位显示模块，由于AT89S51单片机驱动能力有限，采用两片74HC244实现总线的驱动，一个74HC244完成位控线的控制和驱动，另一个74HC244完成数码管的7段码输出，在输出口上各串联一个100欧姆的电阻对7段数码管限流。由于键盘数量不多，选择独立式按键与P1口连接作为四个按键输入。没有键按下时P1.0-P1.3为高电平，当有键按下时，P1.0-P1.3相应管脚为低电平。电路原理图如图3-1所示。
上传时间： 2013-11-13
上传用户：曹云鹏
