1. 以单极 2相磁化方式使步进电机正向旋转 2. 按中断开关的话，正-〉逆，逆-〉正 旋转。 3. 不使用delay函数，使用定时器/计数器
上传时间： 2014-12-06
上传用户：xuanchangri
（1）变换模块 本模块包含两部分内容：利用 反变换规则将 坐标系下的两相电流转换成三相电流；利用间接矢量控制，得到转子角位移，公式如下（2） 电流滞环控制器(Hysteresis current controller)模块（3） 电压源型逆变器(Voltage sourse inverter,VSI)模块 （4） 变换模块（5） 感应电机(IM)模块 该感应电机模型是基于交流电机的电路方程、转矩方程以及运动方程建立起来的。该仿真模块为一个三输入、六输出的系统子模块。输入为 坐标系中定子电压，输出则是 坐标系中的转子电流和转子磁链，以及输出的转矩。（6） 电流反馈模块（7）速度控制器模块
上传时间： 2014-03-10
上传用户：yy541071797
设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是So、S1、S2、S3、S4、S5、S6、S7。 ② 给节目主持人设置一个控制开关，用来控制系统的清零(编号显示数码管灭灯)和抢答的开始。 ③ 抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时蜂鸣器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 • 扩展功能
上传时间： 2016-04-27
上传用户：sdq_123
c8051120锁相环，定时器3的初始化和使用
上传时间： 2014-01-16
上传用户：xiaoyunyun
识别器的主要思想主要是对输入字符串的分析，把以空格为分隔符的字符串识别成单个单词。再进行单词词义匹配，就是把单词和预先定义好的基础单词表进行对比，如果能找到相匹配的词义，即对应的单词数字，则按序将这些以阿拉伯数字输出，如果匹配失败，则将原单词字符原样输出，非法字符忽略输出。
上传时间： 2013-11-29
上传用户：haoxiyizhong
基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案
上传时间： 2013-12-25
上传用户：dyctj
8位移位寄存器，当高电平来时移入下一位！
标签： 8位移位寄存器
上传时间： 2013-12-01
上传用户：sk5201314
增量旋转编码器选型有哪些注意事项？ 应注意三方面的参数： 1． 械安装尺寸，包括定位止口，轴径，安装孔位；电缆出线方式；安装空间体积；工作环 境防护等级是否满足要求。 2． 分辨率，即编码器工作时每圈输出的脉冲数，是否满足设计使用精度要求。 3．电气接口，编码器输出方式常见有推拉输出（F 型HTL 格式），电压输出（E），集电极开路（C，常见C 为NPN 型管输出，C2 为PNP 型管输出），长线驱动器输出。其输出方式应和其控制系统的接口电路相匹配。如何使用增量编码器？
上传时间： 2014-01-12
上传用户：trepb001
使用verilog作为CPU设计语言实现单数据通路五级流水线的CPU。具有32个通用寄存器、一个程序计数器PC、一个标志寄存器FLAG，一个堆栈寄存器STACK。存储器寻址粒度为字节。数据存储以32位字对准。采用32位定长指令格式，采用Load/Store结构，ALU指令采用三地址格式。支持有符号和无符号整数加、减、乘、除运算，并支持浮点数加、减、乘、除四种运算，支持与、或、异或、非4种逻辑运算，支持逻辑左移、逻辑右移、算术右移、循环右移4种移位运算，支持Load/Store操作，支持地址/立即数加载操作，支持无条件转移和为0转移、非0转移、无符号>转移、无符号<转移、有符号>转移、有符号<转移等条件转移。
上传时间： 2013-12-11
上传用户：源弋弋
FPGA 实现基于ISA接口的3路编码器计数，和3路PWM/DA输出 编码器计数包括倍频、鉴相 PWM实现12位分辨率
上传时间： 2016-08-20
上传用户：edisonfather
