相加
共 296 篇文章
相加 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 296 篇文章，持续更新中。
2421码加法器
两个一位数相加，键盘得到的值转换为2421码，修正之后，由七段显示管显示和。
加法器
本资源提供了一个高效且易于集成的加法器设计，适用于各种数字电路项目中实现任意两个数值的快速相加。无论是初学者学习基础逻辑门操作还是专业工程师进行复杂系统开发，这款加法器都是不可或缺的基础组件之一。它不仅支持基本的二进制数相加功能，还能够轻松扩展以满足更高级别的运算需求。通过下载此免费资源，您可以获得完整的原理图及源代码，加速您的电子工程项目进度。
简单加法程序
本资源提供了一个基于Proteus仿真的简单加法器程序，非常适合初学者学习数字电路设计与仿真技术。通过这个项目，您可以深入了解基本的逻辑门操作以及如何使用Proteus软件进行电路仿真。该加法器能够准确地执行二进制数相加的功能，是掌握更复杂电路设计前的理想练习材料。无论是电子工程专业的学生还是对嵌入式开发感兴趣的爱好者，都能从中受益匪浅。此资源完全免费，并且包含了所有必要的文件以确保您能够顺利运行
matlab递归的算法
matlab递归算法，实现多个数的自由相加
两小数相加
c语言编写，两位小数相加，功能性还行，运行较快。
滤波器的设计
本次设计调用信号产生函数mstg产生由三路抑制载波条幅信号相加构成的复合函数信号st，通过观察st的时域波形和幅频特性曲线分别确定可以分离st中的三路一直载波单频调频信号的三个滤波器（低通滤波器、高通滤波器、带通滤波器）的通带截止频率和阻带截止频率，编程调用MATLAB滤波器设计函数分别设计这三个数字滤波器，并用设计的三个滤波器分别对复合信号st进行滤波，分离出st中的三路不同载波频率的条幅信号，
十进制数相加
两个数相加两个十进制数相加结果存在data2
四位全加器的VHDL与VerilogHDL实现
能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。图1为半加器的方框图。图2为半加器原理图。其中：A、B分别为被加数与加数，作为电路的输入端；S为两数相加产生的本位和，它和两数相加产生的向高位的进位C一起作为电路的输出。
重叠相加算法
该算法是根据重叠相加原理编写的，其实质是以逐段的方式通过循环卷积来完成线性卷积的计算。
c语言——谭浩强
则x1=p+q
在前两个例子中用到了输入和输出函数scanf和 printf，在以后要详细介绍。这里我们先简单介绍一下它们的格式，以便下面使用。
C 语言的注释符是以“/*”开头并以“*/”结尾的串。在“/*”和“*/”之间的即为注释。程序编译时，不对注释作任何处理。注释可出现在程序中的任何位置。注释用来向用户提示或解释程序的意义。在调试程序中对暂不使用的语句也可用注释符括起来，使翻译跳过不作
FIR滤波器
分布式算法在实现乘加功能时，是通过将各输入数据的每一对应位产生的部分积预先进行相加形成相应的部分积，然后再对各个部分积累加形成最终结果的，而传统算法是等到所有乘积已经产生之后再来相加完成乘加运算的。与传统串行算法相比，分布式算法可极大地减少硬件电路的规模，提高电路的执行速度。 实现一个FIR滤波器，基于分布式算法 输入数据宽度：8位 输出数据宽度：16位 阶数：16阶 滤波器经转换后（右移16位）
测控电路实验指导书
一、 实验目的
1．了解信号运算放大电路，反相加法电路，减法电路，积分电路、三运放高共模抑制比放大工作原理，放大器性能。
2．通过实验，可以理论联系实际，增加学生对运算电路的感性认识。
3．学生在实验中，要掌握一些运算放大器的使用方法，深化理论知识。
4．能够设计信号放大电路。
5．利用实验数据，验证所学理论知识。
二、 实验内容
1．反相加法电路
2．单运放减法电
基于二次筛选的扩频信号PN序列分离软件设计
·摘要： 针对于多用户条件下DS/CDMA系统,在已有的硬件平台和数据采集的基础上,讨论了利用DS/CDMA系统独有的多用户信息混合后相位重复特性,在已估计出其他参数前提下,基带接收,利用分段后用户相位信息不断重复的特性,采取同相相加反相相减,无关项舍弃的简单操作,实现多用户特征序列的快速分离,并完成软件设计.软件运行结果表明,该算法可行,软件设计正确.
基于重叠块小波变换的遥感图像高速压缩算法
·摘 要:针对大尺寸图像进行分块小波变换带来的块效应问题，采用重叠分块的方法，对各重叠块分别进行整数小波变换，并在分析单块图像整数小波变换的基础上提出了基于子带位平面的编码算法；解码时，对逆变换后得到的各个块按照原空间位置重叠相加，即可得到重建图像．实验表明，该算法复杂度低，占用内存少，速度快，无块效应，且各块的码率分配接近于最优方案，适合于遥感图像的高质量压缩编码．
基于FPGA的高速数字分路算法的研究
基于均匀DFT滤波器组的数字分路算法是一种有效实现多载波信号频分分路的技术。近年来，随着微电子技术的发展和FPGA日益广泛的应用，基于FPGA实现数字分路算法已经成为一个备受关注的课题。然而在时钟频率较高情况下的数字分路技术的实现依然是一个难题。
本文在深入研究数字分路算法的两种实现结构(多相滤波结构和加权叠接-相加结构)的基础上，完成了一组32路载波信号数字分路算法的多相滤波结构和加权叠
一种硬件多线程处理器的研究及其FPGA实现
目前的单处理器系统基本上都是用软件实现多线程的处理.这种方式继承了软件处理的优点,如线程调度机制灵活,最大并发线程数量调整容易等.但同时也有线程切换开销大、操作系统开发代价高、可能会存在安全漏洞和用户程序编写复杂等局限性.因此,该文提出了一种基于RISC技术的硬件实现多线程管理的处理器:MTRISC,旨在通过硬件完成对线程的调度管理及处理现场的保护,减少系统进行线程切换和调度的开销.为了达到零处理
干涉型光纤传感器的分集消偏振衰落技术的信号处理
<P>对干涉型光纤传感器的分集检测消偏振衰落技术进行了理论分析，提出了将各路信号平方后相加的信号处理方式，使之能实现单元及阵列的实时消偏振衰落信号检测。通过理论计算，可以使干涉信号幅度波动小于4.7d
基于FPGA的水声通信信标信号生成及数字滤波
本文以基于FPGA的水声通信技术为研究方向，重点解决了水声通信信标信号的生成及数字滤波两个问题。信标信号为线性调频信号和脉冲编码信号的复合信号，其中脉冲编码信号用来表征发射信号序号。 本文使用VHDL描述了用8级反馈移位寄存器产生255位脉冲编码信号、用查找表法实现信标信号生成及用分段查表结合分布式算法实现128阶FIR数字滤波器的过程，其中查找表初始化数据文件的生成、参考m序列与编码m序列信号预
G3PB单相加热器用固态继电器
G3PB单相加热器用固态继电器<BR>散热器一体，用于加热器控制的小型纤细型、480V AC额定负载用<BR>• 通过散热器的最适当形状设计，追求纤细效果
LDPC编码算法研究及其FPGA实现.rar
LDPC(Low Density Parity Check)码是一类可以用非常稀疏的校验矩阵或二分图定义的线性分组纠错码，最初由Gallager发现，故亦称Gallager码.它和著名Turbo码相似，具有逼近香农限的性能，几乎适用于所有信道，因此成为近年来信道编码界研究的热点。 LDPC码的奇偶校验矩阵呈现稀疏性，其译码复杂度与码长成线性关系，克服了分组码在长码长时所面临的巨大译码计算复杂度问题