本白皮书介绍SATA和SAS协议，怎样使用这些协议，解释SATA和SAS在FPGA应用中的价值，阐述了怎样使用Altera FPGA来开发SATA或者SAS解决方案。
上传时间： 2013-06-12
上传用户：tonyshao
灯光舞台系统的通信协议白皮书，DMX512在1990年发布时的原版白皮书-stage lighting system communication protocol White Paper
上传时间： 2013-04-24
上传用户：leesuper
ARM7体系结构白皮书，详细介绍ARM7的构架，总线结构，指令系统，作为arm7开发的权威指南
上传时间： 2013-04-24
上传用户：561596
针对未来十年的 “All-Programmable”器件的颠覆之作
上传时间： 2013-04-24
上传用户：hgy9473
cadence PCB资料
上传时间： 2013-10-21
上传用户：hopy
最新的HDMI I.3（高清晰度多媒体接口1.3）标准把以前的HDMI 1.0 - 1.2标准所规定的数据传送速度提高了一倍，每对差动信号线的速度达到3.4 Gbps。由于数据传送速度这么高，要求电路板的电容小，确保信号的素质很好，这给电路板的设计带来了新的挑战。在解决这个问题，实现可靠的静电放电（ESD）保护时，这点尤其重要。在HDMI系统设计中增加ESD保护时，如果选用合适的办法，就可以把问题简化。泰科电子的ESD和过电流保护参考设计，符合3.4 GHz的HDMI 1.3规范，达到IEC 61000-4-2关于ESD保护的要求，并且可以优化电路板的空间，所有这些可以帮助设计人员减少风险。本文探讨在HDMI 1.3系统中设计ESD保护的要求和容易犯的错误。 概述 在高清晰度视频系统中增加ESD保护，提出了许多复杂而且令人为难的问题，这会增加成本，会延长产品上市的时间。人们在选择ESD保护方案时，往往是根据解决这个问题的办法实现起来是否容易。不过，最简单的办法也许不可能提供充分的ESD保护，或者在电路板上占用的空间不能让人最满意。有些时候，在开始时看上去是解决ESD保护问题的最好办法，到了后来，会发现需要使用多种电路板材来保证时基信号达到要求。在实现一个充分的静电放电保护时，往往需要在尺寸、静电放电保护的性能以及实现起来是否容易这几方面进行折衷。一直到现在仍然是这样。
上传时间： 2013-10-22
上传用户：18602424091
Quartus II 中文教程 您现在阅读的是 Quartus II 简介手册。 Altera® Quartus® II 设计软件是适合单芯片可编程系统 (SOPC) 的最全面的设计环境。 如果您以前用过MAX+PLUS® II 软件、其它设计软件或 ASIC 设计软件，并且准备改用Quartus II 软件，或如果您对 Quartus II 软件有了一些了解但想进一步了解它的功能，那么本手册非常适合您。本手册针对的读者是 Quartus II 软件的初学者，它概述了可编程逻辑设计中Quartus II 软件的功能。 不过，本手册并不是 Quartus II 软件的详尽参考手册。 相反，本手册只是一本指导书，它解释软件的功能以及显示这些功能如何帮助您进行 FPGA 和 CPLD 设计。 本手册按一系列特定的可编程逻辑设计任务来组织内容。 无论是使用 Quartus II 图形用户界面、其它 EDA 工具还是 Quartus II 命令行界面，本手册都将为您介绍最适合设计流程的功能。第一章概述了主要图形用户界面、EDA 工具和命令行界面设计流程。 接下来的每一章开头都介绍了该章的具体用途，并对每个任务流加以概述。 它显示了如何将 Quartus II 软件与现有的 EDA 工具和命令行设计流程集成在一起。另外，手册还向您推荐了有效使用 Quartus II 软件的其它可用资源，例如Quartus II 联机帮助和 Quartus II 联机教程、应用程序说明、白皮书以及Altera 网站提供的其它文档和资源。跟随本手册学习 Quartus II 软件，了解此软件如何帮助您提高效率并缩短设计周期，如何与现有可编程逻辑设计流程集成以及如何快速有效地达到设计、性能和时间要求。
上传时间： 2013-12-22
上传用户：panpanpan
白皮书：采用低成本FPGA实现高效的低功耗PCIe接口 了解一个基于DDR3存储器控制器的真实PCI Express® （PCIe®） Gen1x4参考设计演示高效的Cyclone V FPGA怎样降低系统总成本，同时实现性能和功耗目标。点击马上下载！
上传时间： 2013-11-16
上传用户：huangld
Arria V系列 FPGA芯片基本描述 （1）28nm FPGA，在成本、功耗和性能上达到均衡； （2）包括低功耗6G和10G串行收发器； （3）总功耗比6G Arria II FPGA低40%； （4）丰富的硬核IP模块，提高了集成度 （5）目前市场上支持10.3125Gbps收发器技术、功耗最低的中端FPGA。
上传时间： 2013-10-26
上传用户：wsq921779565
本白皮书介绍 Stratix V FPGA 是怎样帮助用户提高带宽同时保持其成本和功耗预算不变。在工艺方法基础上，Altera 利用 FPGA 创新技术超越了摩尔定律，满足更大的带宽要求，以及成本和功耗预算。Altera Stratix ® V FPGA 通过 28-Gbps 高功效收发器突破了带宽限制，支持用户使用嵌入式 HardCopy ®模块将更多的设计集成到单片FPGA中，部分重新配置功能还提高了灵活性。
上传时间： 2013-10-30
上传用户：luke5347
