压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
上传时间： 2014-11-28
上传用户：xieguodong1234
信道编码线性分组码hamming码的编码器译码器设计与仿真实现。
上传时间： 2015-06-11
上传用户：古谷仁美
计时器 计时器 计时器 计时器 计时器 计时器 计时器 计时器
标签： 计时器
上传时间： 2016-01-08
上传用户：181992417
播放器 播放器 播放器 播放器 播放器 播放器 播放器 播放器 播放器 播放器 播放器 播放器
标签： 播放器
上传时间： 2016-01-20
上传用户：zm7516678
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC)
上传时间： 2013-12-19
上传用户：heart520beat
哈夫曼编_译码器,编码器的实现元代码,数据结构和算法的课程设计,很不错的!
上传时间： 2014-01-16
上传用户：anng
EDA实验--UART串口实验：UART 主要有由数据总线接口、控制逻辑、波特率发生器、发送部分和接收部分等组成。UART 发送器 --- 发送器每隔16 个CLK16 时钟周期输出1 位，次序遵循1位起始位、8位数据位（假定数据位为8位）、1位校验位（可选）、1位停止位。 UART 接收器 --- 串行数据帧和接收时钟是异步的，发送来的数据由逻辑1 变为逻辑0 可以视为一个数据帧的开始。接收器先要捕捉起始位，确定rxd 输入由1 到0，逻辑0 要8 个CLK16 时钟周期，才是正常的起始位，然后在每隔16 个CLK16 时钟周期采样接收数据，移位输入接收移位寄存器rsr，最后输出数据dout。还要输出一个数据接收标志信号标志数据接收完。 波特率发生器 --- UART 的接收和发送是按照相同的波特率进行收发的。波特率发生器产生的时钟频率不是波特率时钟频率，而是波特率时钟频率的16 倍，目的是为在接收时进行精确地采样，以提出异步的串行数据。 --- 根据给定的晶振时钟和要求的波特率算出波特率分频数。
上传时间： 2014-01-25
上传用户：xsnjzljj
事理管理器的定时器中断应用,定时器计数寄存器,定时器控制寄存器,定时器周期寄存器
上传时间： 2016-08-23
上传用户：wweqas
flv网页播放器 使用as3.0重新写了播放器 播放器大小缩小,在20+k左右 可以通过xml对播放器设置 可以播放多个影片，并且有影片列表 可以设置循环播放，自动播放，是否直接开始下载，控制栏的颜色和模式 控制栏可以适应超小的尺寸 可以使用插件扩充播放器的功能 可以用插件设置logo及连接 可以用插件来用javascript控制播放器
上传时间： 2014-02-02
上传用户：lwwhust
使用as3.0重新写了播放器 播放器大小缩小,在21k左右 新参数和vcastr2.x不同 可以通过xml对播放器设置 界面更新 增加音量控制 留出了插件的接口
上传时间： 2016-10-18
上传用户：zsjzc
