Xilinx-ISE辅助设计工具的中文使用说明
Xilinx-ISE辅助设计工具的中文使用说明,包括IP核生成器,布局布线器,FPGA底层编辑器,时序分析器,集成化逻辑分析工具,功率分析工具...
Xilinx-ISE辅助设计工具的中文使用说明,包括IP核生成器,布局布线器,FPGA底层编辑器,时序分析器,集成化逻辑分析工具,功率分析工具...
在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以...
欠过压报警电路的设计报告,ICL7100,模拟电路....
自己做的数字逻辑电路课程设计,课题:八位二进制并行加法器的实现,包含代码和流程图以及基本说明...
组合电路的设计8位加法器设计(ADD8.vhd)...