【摘要】阐述了模数转换器的静态参数和动态参数测试原理和方法，并且构建了模数转换器的自动测试硬件平台和软件系统.重点讨论了利用Matlab库函数进行快速傅立叶变换测试的方法，使用ADC自动测试系统对高速模数转换器SCM530101进行了测试，并给出了测试结果.【关键词】模数转换器；码密度；快速傅立叶变换过去由模拟电路实现的工作，今天越来越多地由数字电路或计算机来处理，特别是近几年来，国内的通讯和多媒体技术迅猛发展，数字产品成为目前以及未来产品的主流.作为模拟与数字之间的桥梁，ADC的应用领域越来越广，特别是在数字信号处理、雷达信号分析、医用成像设备、高速数据采集等应用方面.ADC器件不断向高速、高精度的方向飞速发展，当高精度的ADC应用于通讯、音频或视频领域时，对ADC的性能参数的分析便显得尤为重要.然而，目前的测试方法具有适应性差、只适合分析某种特定的ADC、不能分析多种动态性能参数、使用不方便等缺点
上传时间： 2022-06-24
上传用户：
嵌入式行业背景:嵌入式系统是计算机技术、通信技术、半导体技术、微电子技术、语音图像数据传输技术、传感器技术等和具体应用对象相结合的产物，因此往往是技术密集、投资强度大、高度分散、不断创新的知识密集型系统。嵌入式系统和PC上的应用系统不同，针对不同的具体应用而设计的嵌入式系统之间差别也很大。嵌入式系统一般功能单一、简单，在兼容性方面要求不高，但是在大小、成本方面限制较多。嵌入式系统是指操作系统和功能软件集成千计算机硬件系统之中，简单地说就是系统的应用软件与系统的硬件一体化，类似于 BIOS 的工作方式。具有软件代码小、高度自动化、响应速度快等特点，特别适合千要求实时的多任务体系。目前，国内还很缺乏能够进行嵌入式系统软硬件设计的综合人才，本书详细讲解嵌入式系统下各类设备驱动程序的开发方法，帮助读者提高嵌入式系统的软硬件设计能力。本书主要内容本书各个章节的内容安排如下。第 l 章介绍嵌入式系统的概念、特点、体系结构和应用前景。通过本阮的学习，读者可以对嵌入式系统有初步的了解， 并对嵌入式Linux设备驱动程序的开发有一个总体的认识。第 2 章介绍嵌入式 Linux设备驱动程序的分类和字符设备驱动程序的相关知识，以LED和按键驱动为例讲解开发驱动程序的大致流程。通过阅读本章，读者可以对驱动程序的开发流和有初步的认识，为以后学习其他设备驱动程序的开发打下基础。第 3 章介绍数字显示设备驱动程序的开发方法。通过阅读本章， 读者可以掌握7段数码管的显示原理和驱动力法。第 4 章介绍键 盘设备驱动程序的设计方法。通过本章的学习读者可以了解键盘设备的工 作原理，从而为自己的系统添加键盘设备，并编写相应的驱动程序使其能正常工作。第 5 章介绍 A/D 转换设备驱动程序的设计方法。通过本章的学习，读者可以掌握 A/D 转换的基本原理和电路实现方法， 并结合实例自行编写AfP 转换 设备的驱动程序和测试程序。第 6 章介绍 D/A 转换设备驱动程序的设计方法。通过本章的学习，读者可以掌握 D/A 转换的基本原理和电路实现方法， 并结合实例自行编写D/A转换设备的驱动秤序和测试程序。
上传时间： 2022-07-16
上传用户：
本文介绍了自动导引车AGV控制系统的发展历程、工作原理、系统构成与电路实现，等等资料与经验。
上传时间： 2022-07-22
上传用户：xsr1983
VIP专区-嵌入式/单片机编程源码精选合集系列（87）资源包含以下内容：1. 在nios II DE2开发板上开发的实时时钟.2. 绝对好用的M64-SD卡MP3程序.3. 实现各种算数逻辑运算 根据输入的指令不同.4. 温度测控完整开发档案。包括原理图.5. 好记星的控件,包括button,list,对文件操作.6. FPGA/CPLD VHDL语言实现SPI.7. RS232-光纤的CPLD调制解调源程序.8. 液晶显示.9. 嵌入式的简单测试程序.10. Sbc2410的原理图.11. 高质量的软件代码规范.12. 充电芯片的ORCAD原理图.13. 使用VerilogHDL语言实现硬件的开发模拟.14. 使用VerilogHDL语言实现硬件的开发模拟.15. 一个全的2410试验板的原理图核PCB图,可以直接用,适合想做开发板的新手.16. 三星公司流行的ARM芯片44b0的原理图和PCB；可以帮助有志于学习使用ARM的同事参考和使用.17. 基于51的多功能电子钟,多闹钟,温度测试.18. 2410的三星的3.5寸液晶驱动程序.19. 该程序采用C语言编写,是程序员编写菜单程序的通用典范..20. 水平直线挖掘的源程序.21. This program controls a BLDC motor in closed loop using PIC18Fxx31 devices. Hardware used is PICDE.22. 硬件I2C软件包.23. 应用matlabGUI工具设计了数据循环显示程序.24. avr祥例。 附原理图.25. NEXTCHIP的OSD开发工具,很好用的,支持256色,支持鼠标样式编辑,生成FNTFLT等格式的文件..26. 基于复杂可编程逻辑器件(CPLD)的120MHz高速A_D采集卡的设计.27. at91sama3 IAR 环境下开发的例子.28. 此软件是ARM的键盘驱动软件.29. 此软件是云台控制软件.30. *本程序四位数码管作倒计时.P0为位选,P1数码管.P3.5输出(低电平).P3.0,P3.1串口通讯..31. 单片机资料at89c2051英文板详细资料.32. 介绍一种如何用DSP和CPLD控制插补的文章.33. 最近搞的一个51开发板的原理图.34. 一种51下载线的原理图.35. 电子跑表 基于DVCC设计的电子跑表,是微机原理课程设计的题目,欢迎大家参考.36. I2C汇编程序,用于100KB/S的I2C器件运用..37. ek-stm32f开发板测试程序,LCD+LED+按键.38. ps2键盘的时序介绍和开发程序.39. 东芝机器人处理器代码,sh2有时间学习很好！.40. 时钟分频电路实现精讲(19 pages)——意法半导体.
上传时间： 2013-05-16
上传用户：eeworm
在团簇与激光相互作用的研究中和在团簇与加速器离子束的碰撞研究中，需要对加速器束流或者激光束进行脉冲化与时序同步，同时用于测量作用产物的探测系统如飞行时间谱仪(TOF)等要求各加速电场的控制具有一定的时序匹配。在整个实验中，需要用到符合要求的多路脉冲时序信号控制器，而且要求各脉冲序列的周期、占空比、重复频率等方便可调。为此，本论文基于FPGA设计完成了一款多路脉冲时序控制电路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，设计出了一款可以同时输出8路脉冲序列、各脉冲序列之间具有可调高精度延迟、可调脉冲宽度及占空比等。论文讨论了FPGA芯片结构及开发流程，着重讨论了较高频率脉冲电路的可编程实现方法，以及如何利用VHDL语言实现硬件电路软件化设计的技巧与方法，给出了整个系统设计的原理与实现。讨论了高精密电源的PWM技术原理及实现，并由此设计了FPGA所需电源系统。给出了配置电路设计、数据通信及接口电路的实现。开发了上层控制软件来控制各路脉冲时序及属性。 该电路工作频率200MHz，输出脉冲最小宽度可达到10ns，最大宽度可达到us甚至ms量级。可以同时提供l路同步脉冲和7路脉冲，并且7路脉冲相对于同步脉冲的延迟时间可调，调节步长为5ns。
上传时间： 2013-06-15
上传用户：ZJX5201314
数字调制解调技术在数字通信中占有非常重要的地位，数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势。文中介绍了QPSK调制解调的原理，并基于FPGA实现了QPSK调制解调电路。
标签： QPSK andDemodulation Realization Modulation
上传时间： 2013-07-03
上传用户：1142895891
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
文章介绍了系统的硬件电路原理与具体实现方法，其中主要包括载波恢\r\n复电路，PN 码捕获电路和跟踪电路，并针对Xilinx 公司FPGA 的特点，对各电\r\n路的实现进行优化设计，在不影响系统稳定性和精度的前提下，减少硬件资源\r\n消耗，提高硬件利用率。设计利用Verilog 硬件描述语言完成，通过后仿真验证\r\n电路正确性，并给出综合结果。
上传时间： 2013-08-09
上传用户：qiaoyue
运算电路的综合：包含多种常用数学算法的FPGA/ASIC实现。
上传时间： 2013-08-15
上传用户：songrui
采用Altera公司的FPGA芯片，在MAX+plus II软件平台上实现多路HDLC电路
上传时间： 2013-08-16
上传用户：ommshaggar
