随着城市照明范围的日益扩大，城市照明设施的管理问题就变得越来越突出，更为严重的是照明设备及照明电缆的频繁被盗或损坏造成路灯亮不起来。这不但影响城市的景观及交通，还可能给社会造成经济损失和危害。尤其是近年来。传统的防盗设备由于各自的缺陷，如不适合公用变压器的路灯电缆、不适合超长线路、不适合关灯期间断线报警等，使得路灯电缆偷盗的趋势不断恶化，解决该问题刻不容缓。针对这一情况，本文设计了一种能24小时工作的基于无线通信网络GSM/GPRS的远程监控防盗系统。 本文利用无线网络通信技术，采用GSM/GPRS网络中的SMS和GPRS TCP数据传输技术，综合单片机、数据库、VB编程等技术，从硬件到软件设计并实现了路灯电缆的远程防盗监控系统功能。 本文实现了一个基于GSM/GPRS的无线网络的路灯电缆防盗系统，该系统使用单片机集成的远程控制器、无线通信网络和控制中心服务器，来完成路灯电缆运行信号的监测、采集、传输、存储。在故障发生时，可以迅速的发出报警信号，并可以在控制中心监控界面精确显示出故障地点，并使用短消息通知相关人员采取相应措施，把损失降低到最小，对犯罪分子形成震慑。 经试验验证，该系统可以完成预期的大部分功能。能对路灯电缆实现24小时随时监控，在电缆停电或遭盗割可以区别报警。
上传时间： 2013-04-24
上传用户：saharawalker
台达PLC下载电缆连接图 PC(D型9孔) &n
上传时间： 2013-04-24
上传用户：lhc9102
随着空间科学任务的增加,需要处理的空间科学数据量激增,要求建立一个高速的空间数据连接网络.高速复接器作为空间飞行器星上网络的关键设备,其性能对整个空间数据网络的性能起着重要影响.该文阐述了利用先入先出存储器FIFO进行异步速率调整,应用VHDL语言和可编程门阵列FPGA技术,对多个信号源数据进行数据打包、信道选通调度和多路复接的方法.设计中,用VHDL语言对高速复接器进行行为级建模,为了验证这个模型,首先使用软件进行仿真,通过编写testbench程序模拟FIFO的动作特点,对程序输入信号进行仿真,在软件逻辑仿真取得预期结果后,继续设计硬件电路,设计出的实际电路实现了将来自两个不同速率的信源数据(1394总线数据和1553B总线数据)复接成一路符合CCSDS协议的位流业务数据.在实验调试中对FPGA的输出数据进行检验,同时对设计方法进行验证.验证结果完全符合设计目标.应用硬件可编程逻辑芯片FPGA设计高速复接器,大幅度提高了数据的复接速率,可应用于未来的星载高速数据系统中,能够完成在轨系统的数据复接任务.
上传时间： 2013-07-17
上传用户：wfl_yy
合成孔径雷达的实时信号处理系统,可以分成相对独立的几个阶段,即A/D变换和缓存、距离向预处理器、方位向预处理器、距离向压缩处理、转置存储器、方位向压缩处理、逆转置存储器.合成孔径雷达预处理的目的,就是缓解高处理数据率和低传输数据率的矛盾,使得在不太影响成像质量的前提下,尽量减少传输的数据率,有利于后续处理的硬件实现,做到实时处理.论文结合电子所合成孔径雷达实时成像处理系统,设计开发了基于Xilinx Virtex-E FPGA的星载SAR高速预处理板,该信号处理板处理能力强,结构紧凑,运行效率高;其硬件电路的设计思路和结构形式有很强的通用性和使用价值.论文重点研究了预处理的核心部分—固定系数FIR滤波器的设计问题.而固定系数FIR滤波器的实现问题的重点又是FPGA内部的固定系数FIP滤波器实现问题,针对FPGA内部的查找表资源,我们选择目前流行的分布式算法来实现FIR滤波器的设计.对比于预处理器中其他滤波器设计方案,基于FPGA分布式算法的FIR滤波器的设计,避免了乘累加运算,提高了系统运行的速度并且节省了大量的FPGA资源.并且由于FPGA可编程的特性,所以可以灵活的改变滤波器的系数和阶数.所设计的电路简单高速,工作正常、可靠,完全满足了预处理器设计的技术要求.随着超大规模集成电路技术,高密度存储器技术,计算机技术的发展,一个全数字化的机载实时成像处理系统的研制,已经不是非常困难的事情了.而在现有条件下,全数字化的高分辨率星载实时成像处理系统的研制,将是一个非常具有挑战意义的课题,论文以星载SAR的预处理器设计为例,抛砖引玉,希望对未来全数字化星载实时成像处理系统的研制起到一定参考价值.
上传时间： 2013-07-03
上传用户：lanhuaying
CCSDS组织(空间数据系统咨询委员会)于2005年公布了新的图像压缩标准，该标准算法采用基于小波变换的比特平面编码方法，支持无损有损压缩编码和精确码率控制并具有较好的抗误码能力和非常高的图像压缩性能，能满足实际应用中的多种需求。同时该算法具有较低的算法复杂度，易于低功耗硬件实现，并且对航天图像具有较高的适应性，因此，在航天应用方面具有广阔的前景。 本论文主要针对CCSDS图像压缩算法的FPGA硬件实现，在有限的硬件资源下，提出高速高效的CCSDS图像压缩编码器设计方案并在已有的FPGA硬件平台上加以实现。本文首先对CCSDS图像压缩算法的编码原理进行详细介绍；然后提出DWT、BPE和码流组织这三大模块的并行化硬件实现方案，并给出了进行批量仿真测试的仿真平台设计方案。最后在Xilinx VIRTEX-II FPGA平台上经过成功验证，测试结果表明系统各项技术指标可满足星载图像压缩的要求。
上传时间： 2013-06-13
上传用户：wanghui2438
ARM加载FPGA.实现ARM和FPGA之间的正确通信
上传时间： 2013-08-05
上传用户：ardager
ARM加载FPGA.实现ARM和FPGA之间的正确通信
上传时间： 2013-08-06
上传用户：Late_Li
ARM加载FPGA.实现ARM和FPGA之间的正确通信
上传时间： 2013-08-06
上传用户：Late_Li
大容量FPGA数据的EEPROM串行加载
上传时间： 2013-08-23
上传用户：GeekyGeek
实用51单片机对fpga进行加载 个人验证成功
上传时间： 2013-08-25
上传用户：924484786
