理得
共 2 篇文章
理得 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 2 篇文章，持续更新中。
使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析<BR>一）回顾源同步时序计算<BR>Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup Time<BR>Hold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew
通信系统中数字上变频技术的研究与设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">为了将通信系统中数字基带信号调制到中频信号上，采用数字上变频技术，通过对数字I、Q两路基带信号进行FIR成形滤波、半带插值滤波、数字混频处理得到正交调制