了解减法分频电路的设计。 (2)内容:分析例2.8程序的原理
了解减法分频电路的设计。 (2)内容:分析例2.8程序的原理,给出其仿真结果,说明语句的功能。可以改变程序中的分频比。引脚锁定可参考图2.9。 (3)说明:将CLK2的跳线冒连在2Hz上 。LED1指示输入频率,LED2分频后的结果。可以看到LED1每闪烁6下,LED2闪烁一下,因为是6分频电路...
了解减法分频电路的设计。 (2)内容:分析例2.8程序的原理,给出其仿真结果,说明语句的功能。可以改变程序中的分频比。引脚锁定可参考图2.9。 (3)说明:将CLK2的跳线冒连在2Hz上 。LED1指示输入频率,LED2分频后的结果。可以看到LED1每闪烁6下,LED2闪烁一下,因为是6分频电路...
SX-CPLD/FPGA 数字逻辑电路设计实验仪 SX-CPLD/FPGA 数字逻辑电路设计实验仪 产品介绍 1.利用CPLD/FPGA 提供的软硬件开发环境学习最新逻辑IC 设计,以取代TTL/CMOS 复杂的硬件设计。 2.可使用电路绘图法、ABEL 语言、波形...
这是要S3C2440的详细资料,有2440的引脚说明和功能...
此PDF为 三星44b0x的中文数据手册,第一章,讲解了44b0的特性,结构,引脚定义等...
Catalyst Semiconductor的cat24c256存储芯片例程,适用于msp430系列单片机,利用IIC总线实现存储芯片的数据读写。测试通过。 SDA和SCL引脚接上拉电阻。管脚定义见程序。测试通过。...