搜索结果
找到约 180 项符合
激励 的查询结果
按分类筛选
- 全部分类
- 技术资料 (30)
- 学术论文 (26)
- VHDL/FPGA/Verilog (10)
- 模拟电子 (9)
- matlab例程 (8)
- 其他书籍 (7)
- 电源技术 (6)
- EDA相关 (5)
- 单片机编程 (4)
- 嵌入式/单片机编程 (4)
- 数学计算 (4)
- 测试测量 (3)
- 单片机开发 (3)
- 源码 (3)
- 技术书籍 (2)
- 教程资料 (2)
- 教程资料 (2)
- 传感与控制 (2)
- 可编程逻辑 (2)
- 数值算法/人工智能 (2)
- SQL Server (2)
- 其他 (2)
- 人工智能/神经网络 (2)
- 系统设计方案 (2)
- 语音压缩 (2)
- 人物传记/成功经验 (2)
- 设计相关 (1)
- 经验分享 (1)
- 其他文档 (1)
- ALTERA FPGA开发软件 (1)
- 嵌入式综合 (1)
- 无线通信 (1)
- 电子政务应用 (1)
- 文章/文档 (1)
- 压缩解压 (1)
- 并行计算 (1)
- 其他行业 (1)
- VxWorks (1)
- DSP编程 (1)
- 微处理器开发 (1)
- 加密解密 (1)
- 邮电通讯系统 (1)
- USB编程 (1)
- VC书籍 (1)
- 通讯编程文档 (1)
- 电子书籍 (1)
- 软件设计/软件工程 (1)
- 百货/超市行业 (1)
- 其他嵌入式/单片机内容 (1)
- 通讯/手机编程 (1)
- 软件测试 (1)
- 教育系统应用 (1)
- 交通/航空行业 (1)
- 电子技术 (1)
- 电子书籍 (1)
- 电机控制 (1)
- 经验 (1)
- 论文 (1)
- 软件 (1)
- 精品软件 (1)
模拟电子 电磁导波激励脉冲群最佳重复频率确定
电磁导波检测技术因其非接触耦合的特性已被广泛应用于各种金属管道无损检测领域中,但导波的激励脉冲群重复频率的确定长久以来却没有一个有效的解决方法。为此,本文提出了以有、无缺陷的重复脉冲群检测信号的相关性作为判别标准,选取电磁导波激励脉冲群最佳重复频率,并从检测信号特征提取和识别的角度验证了本文选取的激 ...
模拟电子 锁相环频率合成器-ad9850激励
用ad9850激励的锁相环频率合成器山东省济南市M0P44 部队Q04::00R 司朝良摘要! 提出了一种ad9850和ad9850相结合的频率合成方案! 介绍了ad9850芯片ad9850的基本工作原理" 性能特点及引脚功能! 给出了以1!2345 作为参考信号源的锁相环频率合成器实例! 并对该频率合成器的硬件电路和软件编程进行了简要说明#关键词! !!" 锁相环 ...
电源技术 同轴环激励圆波导耦合器设计
满足上海65 m射电望远镜噪声注入要求,设计了一种新型的同轴环激励圆波导耦合器,该耦合器有较低的同轴激励口驻波和平坦的耦合值,利用环天线和传输线概念分析了该耦合器的工作原理,作为实例,设计了一个S波段的耦合器,加工了耦合器实物样品,实验测量表明,测量结果和仿真结果吻合良好。
...
电源技术 利用Multisim求任意激励下电路的响应
结合教学实践,采用Muhisim元件库中提供的分段线性信号源来实现任意激励源,具有简单、易用、适应性广等特点。给出了任意激励源的设置方法,包括数据点输人和数据文件输人方法,并通过例子来说明该方法在求任意激励下动态电路响应中的应用。
...
嵌入式综合 System Verilog中的随机化激励
在SystemVeri log更强调了利用随机化激励函数以提高验证代码的效率和验证可靠性的重要性。本文以VMM库为例,阐述了如何在SystemVeri 1og中使用随机化函数来编写高效率的测试代码,重点介绍了可重验证函数库的使用方法,以帮助读者理解如何使用SystemVeri1og高效率地完成复杂的设计验证。
...
matlab例程 wav声音文件的通过多脉冲激励编码器
wav声音文件的通过多脉冲激励编码器,长时预测合成新的声音文件
VHDL/FPGA/Verilog fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过
fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过
VHDL/FPGA/Verilog fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
VHDL/FPGA/Verilog dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
dds在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
VHDL/FPGA/Verilog m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过
m序列在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过