介绍FIR滤波器的FPGA高效实现和巧妙验证
上传时间： 2013-08-24
上传用户：haoxiyizhong
IIR数字滤波器的FPGA实现(图),初学者适用
上传时间： 2013-08-27
上传用户：781354052
提出了一种基于FPGA的高阶高速F IR滤波器的设计与实现方法。通过一个169阶的均方根\r\n升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速F IR滤波器,并且对所设计的\r\nFIR滤波器性能、资源占用进行了分析。
上传时间： 2013-08-31
上传用户：小火车啦啦啦
VHDL语言编写的FIR滤波器源码\r\n对于嵌入式设计者有很好的指导作用\r\n
上传时间： 2013-09-03
上传用户：kaje
无沦是用离散逻辑、可编程逻辑，还是用全定制硅器件实现的任何数字设计，为了成功地操\r\n作，可靠的时钟是非常关键的。设计不良的时钟在极限的温度、电压或制造工艺的偏差情况下将\r\n导致错误的行为，并且调试困难、花销很大。 在设计PLD/FPGA时通常采用几种时钟类型。时钟可\r\n分为如下四种类型：全局时钟、门控时钟、多级逻辑时钟和波动式时钟。多时钟系统能够包括上\r\n述四种时钟类型的任意组合。
上传时间： 2013-09-04
上传用户：yelong0614
数字滤波器的FPGA实现,verilogHDL
标签： verilogHDL FPGA 数字滤波器
上传时间： 2013-09-05
上传用户：雨出惊人love
基于DSP的FIR线性相位滤波器的设计
上传时间： 2013-10-11
上传用户：zfyiaaa
低通滤波器设计
上传时间： 2014-12-23
上传用户：frank1234
文中使用了一种较为简单但非常实用的设计方法，采用四节八晶体差接桥型电路，设计和研制出了一种小型化低损耗中等带宽的石英晶体滤波器。该产品的中心频率为10.7 MHz，通带带宽属中等，阻带抑制要求较高，插入损耗较小，矩形系数小，晶体滤波器外形尺寸偏小。解决的关键技术问题是：晶体滤波器电路的设计，滤波器晶体谐振器的设计，滤波器的插损IL≦3 dB、3 dB带宽Bw3dB≥±19 kHz、通带波动≦1 dB、阻带衰减≥60 dB（偏离中心频率50 kHz以外）等技术指标的实现。
上传时间： 2013-11-01
上传用户：bruce
分析了数字滤波器的原理，介绍了采用窗体函数法完成FIR数字滤波器，包括MATLAB仿真和DSP的实现方法。通过MATLAB仿真验证了所设计的滤波器具有良好的滤波功能，以TMS320F2812DSP为核心器件，用DSP控制器来实现FFT算法完成多点、实时控制。实验结果表明，该设计性能稳定、效果良好、实用性强。
上传时间： 2013-10-15
上传用户：lbbyxmoran
