这是用VHDL语言写的32位分频器的程序，可直接运行，看结果，欢迎使用。多指正，交流。
标签： VHDL 语言 分频器 程序
上传时间： 2015-05-11
上传用户：chenlong
分频器 几次分频欧次分频 vhdl 语言实现
标签： vhdl 分频 分频器 语言
上传时间： 2015-05-14
上传用户：zycidjl
带分频器的bcd计数电路设计，verilog源码
标签： bcd 分频器 计数电路
上传时间： 2014-01-14
上传用户：s363994250
测频器，用VHDL语言编写。新手学习作品，还有好多不完善的地方，全当交流，也希望能下载本站原码学习。
标签： 测频
上传时间： 2014-01-18
上传用户：hopy
半整数分频器电路的VHDL源程序，供大家学习和讨论。
标签： VHDL 整数 分频器 电路
上传时间： 2013-12-24
上传用户：gxf2016
用VHDL编写的8位全加器,数字分频器等程序
标签： VHDL 8位 编写 全加器
上传时间： 2013-12-16
上传用户：ztj182002
第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
标签： 7.1 7.2 7.3 FSK
上传时间： 2015-06-23
上传用户：tianyi223
利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器
标签： VHDL 语言 编写 分频器
上传用户：erkuizhang
数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。
标签： 数控 分频器 加法 计数器
上传时间： 2015-07-16
上传用户：wxhwjf
vhdl语言写的基数分频器，多平台，通过MODESIM仿真
标签： vhdl 语言 分频器
上传时间： 2015-07-20
上传用户：541657925
