一个可实现多倍(次)分频器VHDL源代码设计
一个可实现多倍(次)分频器VHDL源代码设计...
一个可实现多倍(次)分频器VHDL源代码设计...
一个基于CPLD/FPGA的半整数分频器的设计的文档资料...
好的分频器设计程序,有三个,二分频,八分频随便改,比较实用...
在软件接收机的基础上,利用鉴频器辅助鉴相器的输出,引入一个模糊逻辑控制器,使得环路能够智能跟踪信号的动态变化.实验结果证明所提出的设计方法与传统环路相比可大幅度缩短跟踪时间,减小环路滤波器带宽,并能消除周跳....
电子通信系统的建模与仿真 第4章 电子线路仿真试验 4.1 信号合并 4.2 微积分 4.3 触发器 4.4 分频器 4.5 使能开关 4.6 编程开关 4.7 移位寄存器 4.8 整流电路 4.9 驻波演示 4.10 超外差式接收机...