比特流
共 33 篇文章
比特流 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 33 篇文章，持续更新中。
以太网图片传输客户端程序
修改了网上的程序，以TCP协议进行以太网口通信，图片变成比特流通过以太网发送给FPGA，便于后续处理
3.3伏、100兆采样频率、10比特流水线结构模数转换器的设计和低功耗实现.pdf
资料->【C】嵌入系统->【C0】嵌入式综合->【4】单片机论文->硕士毕业论文->3.3伏、100兆采样频率、10比特流水线结构模数转换器的设计和低功耗实现.pdf
一种改进的嵌入式零树小波图像编码算法
·摘 要:在分析嵌入式零树小波图像编码算法（EZW）的过程中，发现图像的小波系数按一定的顺序扫描，随着扫描的逐次进行，其零树根连续出现的概率越来越高。针对连续存在的零树根的现象，提出了一种改进的EZW算法，该算法采用6个标志位代替EZW算法中的4个标志位，对于子孙均为次要系数的重要系数，用新的标志位代替其子孙中大量连续出现的零树根，对6个标志位采用哈夫曼编码，再将编码后的标志位比特流与幅值量化得到
FPGA混合架构的软硬件任务迁移研究
由于CPU的通用性好，但是性能差；而可重构硬件并行加速性能好，但配置代价大及加速类型的局限，从而CPU/FPGA混合架构成为可重构计算的重要形式，它兼顾了硬件加速的高性能和软件的通用灵活性。针对软硬件混合任务的调度大致可以分为两类，第一类是不允许抢占运行时任务，之前的绝大多数研究都属于此类，但是这大大的限制了系统的灵活性和性能；另一类则是允许对运行时任务的抢占，然后根据需求在软件或者硬件上恢复被抢
TMS320C61416_EMIF_总线下双FPGA加载设计
·摘要： 在对FPGA配置比特流文件时序进行分析的基础上,用常用的Flash ROM替代FPGA专用配置芯片,通过DSP外部高速EMIF总线,在Slave SelectMAP配置模式下实现双FPGA上电加载软硬件设计,解决了系统成本造价高的问题.该设计已成功运用于某公司的一款软件无线电平台中,现已投放市场.
嵌入式MPEG-4视频的流控算法
· 摘要： 输出比特流的控制是影响MPEG-4视频编码器在低速率无线信道下传输的一个重要因素,控制的好坏将直接关系到解码图像的质量以及无线通道传输比特流的稳定性.充分理解TMS320C55x DSP芯片的结构和实时视频处理的特性,进行流控算法的研究,在基于OMAP的嵌入式多媒体开发平台上,模拟实际的无线信道,比较好的实现了流控技术.
嵌入式MPEG-4视频的流控算法
输出比特流的控制是影响MPEG-4 视频编码器在低速率无线信道下传输的一个重要因素，控制的好坏将直接关系到解码图像的质量以及无线通道传输比特流的稳定性。充分理解TMS320C55x DSP 芯片的结构
几种用于FPGA的新型有效混合布线算法
采用现场可编程门阵列(FPGA)可以快速实现数字电路，但是用于生成FPGA编程的比特流文件的CAD工具在编制大规模电路时常常需要数小时的时间，以至于许多设计者甚至通过在给定FPGA上采用更多的资源，或者以牺牲电路速度为代价来提高编制速度。电路编制过程中大部分时间花费在布线阶段，因此有效的布线算法能极大地减少布线时间。 许多布线算法已经被开发并获得应用，其中布尔可满足性(SAT)布线算法及几何查找布
基于FPGA的RS码编译码器的设计与实现
研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信道的多径和各种噪声的影响，信号在接收端会引起差错，通过信道编码环节，可对这些不可避免的差错进行检测和纠正。 在微小卫星通信链路中，信道编码器的任务是差错控制。
匹配位置对比特流随机性的影响研究
本文阐述了IP 报文标识字段比特流随机性的评价标准，通过对大量实测报文进行统计分析证明了比特流的匹配位置对随机测度值有一定影响。结果表明，标识字段比特流随机测度值随着比特流长度的增加整体上呈递减趋势。
基于FPGA的双核优卡的IO通道设计与接入机制研究.rar
本文对基于FPGA的双核优卡的I/O通道设计与接入机制进行了阐述。双核优卡是一种具有新型安全体系结构的智能卡，能够存储多个COS及其应用。它采用完全隔离的思想实现COS间的存储安全和访问安全。I/O通道是双核优卡与终端进行串行数据传输的渠道。它的数据传输功能根据模块分层理论可以分成物理层、数据链路层和应用层。物理层和数据链路层的功能由串行通信接口实现，8051微控制器核实现应用层协议处理。串行通信
MPEG2视频解码器的FPGA设计.rar
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解
JPEG2000中MQ编码模块的研究与FPGA实现.rar
JPEG2000成为最新的静态影像标准后逐渐地占领了互联网、手机通信、数码相机等领域的图像处理应用市场。JPEG2000采用基于上下文的自适应二进制算术编码技术，算术编码的具体实现形式是MQ编码器。 本文研究了算术编码的基本原理，分析了JPEG2000中算术编码算法中自适应概率估计，大小概率编码，重归一化及结束等几个关键流程，并分别对这些流程作了研究，使其便于硬件发挥并行计算的特点。论文采用状态机
基于时间约束的FPGA数字水印
<p>该文提出一种基于时间约束的FPGA数字水印技术，其基本思想是将准备好的水印标记嵌人</p><p>非关键路径上的时间约束来定制最终的下载比特流文件，同时并不改变设计的原始性能.这一方法能保证水</p><p>印标记所对应的下载比特流文件的唯一性，从而可对FPGA设计模块的所有权提供强有力的证明.与其他</p><p>方法相比，该文提出的技术不仅具有零空间开销和低时间开销，而且还有效地提高了信息嵌入
基于CPLD/FPGA的IP核设计
本文介绍了一个基于CPLD／FPGA的嵌入式IP核设计。论文在阐述可编程逻辑器件及其发展趋势的基础上，探讨了知识产权复用理念，MCU的复杂化设计以及数字信号传输与处理的速度要求。结合国内外对CPLD／FPGA的使用现状，引出了在CPLD／FPGA上开发嵌入式模块程序的理念并提出了设计实现方法和设计实例。课题的设计目标为开发一个基于CPLD／FPGA的USBIP模块，实现开发板与PC机之间的USB通
PCIe的原理及体系架构_学习笔记
......TLP包在物理层被转换成串行比特流以2.5Gbit/s(1.0版本)的速率传输,由于不发送时钟采用8b/10b编码,产生了20%的额外开销.所以,对于x1通道的PCIe设备来说,TLP包在单方向上的速率为2.5×0.8×1024=2048Mbit=256MB(每秒).数据有效载荷最多约占TLP的99.3%。另外,双向传输时,反馈的DLLP会影响传输速率,但不会占很大一部分带宽.....
数字通信系统测试工具-任意波形发生器
本篇文章介绍了数字通信系统测试工具，如何创建用于测试数字系统的比特流、I-Q信号、IF/RF信号，还提及的Matlab/Simulink、任意波形发生器(AWG)的使用。
概述
使用verilog实现全数字16QAM调制器实验
<p>使用verilog实现全数字16QAM调制器，载波频率1MHZ，数据比特流的速率为100Kbps</p>
音频解码器
<div class="pos datasheet5" style="left:106px;top:236px;">
该AK4113是支持采样率高达216kHz的24位立体声数字音频接收器。该
</div>
<div class="pos datasheet5" style="left:106px;top:251px;">
通道状态位解码器同时支持消费者和专业模式。该AK4113会自动
</d
用Verilog 实现将比特流数据转化为SPI协议数据的适配器
用Verilog 实现将比特流数据转化为SPI协议数据的适配器