I2C在CPLD上的模拟实现源程序,I2C在CPLD上的模拟实现源程序
标签： CPLD I2C 模拟 源程序
上传时间： 2013-08-21
上传用户：CHENKAI
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加\r\n热电源中。
标签： 高频感应 加热电源 模拟锁相环 频率
上传时间： 2013-08-22
上传用户：nairui21
FPGA异步时钟设计中的同步策略，需要
标签： FPGA 异步时钟 策略
上传时间： 2013-08-23
上传用户：540750247
通过fpga产生时钟的VHDL源码，QII7.1下调试通过
标签： fpga VHDL 时钟 源码
上传时间： 2013-08-24
上传用户：wtrl
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
标签： FPGA CDR 数据 位同步时钟
上传时间： 2013-08-28
上传用户：huyahui
FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。
标签： FPGA 时钟
上传时间： 2013-08-29
上传用户：1101055045
FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．
标签： FPGA 时钟 分
上传时间： 2013-08-30
上传用户：432234
I2C在CPLD上的模拟实现源程序，用C语言编写而成
上传用户：181992417
本文：采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C／A码产生器。C／A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用，通过硬件描述语言VERILOG在ISE中实现电路生成，采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。
标签： FPGA GPS 模拟 动态
上传时间： 2013-08-31
上传用户：pwcsoft
CPLD/FPGA设计中的时钟应用讲解 及其实例
标签： CPLD FPGA 时钟
上传时间： 2013-09-01
上传用户：3到15
