📚 模块使用技术资料

📦 资源总数：45894
💻 源代码：94627

🔥 模块使用热门资料

查看全部45894个资源 »

有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Verilog模块中应用计数器； 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 阻塞赋值与...

📅 👤 mhp0114
Verilog MOSIN6 HDL Ver

💻 模块使用源代码

查看更多 »
💻
wdt模块使用说明.txt
💻
wdt模块使用说明.txt
💻
jbtj.txt
💻
使用说明.txt
💻
jbtj.txt
💻
jbtj.txt
📂 模块使用资料分类
🔥 热门资料 查看最受欢迎的资源 💻 源代码 程序代码与工程文件 📚 全部资料 45894 个资源