水泵效率是反映水泵经济性能和综合性技术指标的参数。随着我国节能减排工作的深入开展，用泵企业要求准确、经常性地测试水泵的效率值，掌握设备的能源利用率和设备自身状况，评估设备运行经济状况的合理程度。目前，国内水泵效率检测仪器的测量精度低、实时性和可靠性较差，现场可操作性差，人机界面不够友好。 本课题是利用ARM嵌入式系统来实现水泵效率检测仪器的研制，旨在开发一种操作简单、便于携带又能满足指导经济运行精度要求的泵效测量装置，将计算机技术、传感器技术、数据采集处理技术、嵌入式系统技术相结合，实现水泵效率检测的同时，也实现了水泵各项主要参数的测试、数据保存、传输及曲线拟合等功能。研究了数据采集与处理、曲线拟合、数据库开发、通信等实现中的重点、难点问题，并采取了有效的硬件和软件抗干扰措施，确保了系统的稳定性和可靠性。 本文以模块化和结构化的思想搭建了基于ARM9的硬件平台，设计了专用模拟电路，研究了嵌入式操作系统WinCE4.2的移植，利用Platform Builder进行了操作系统内核的定制和编译，分析了WinCE4.2 Bootloader的工作原理和架构，根据系统的功能需要和硬件资源分配、设计了设备的Bootloader。 应用层开发使用embedded Visual C++4.0开发工具，集成IDE环境，快速的开发Windows CE应用程序。主要内容包括：开发友好的人机界面、实现仪器的基本功能、显示水泵机组的性能参数、绘制水泵性能曲线并显示和构建水泵性能数据库、实现通信。 在样机试制完成后，对多台水泵进行了试验，试验结果证明本检测仪器具有稳定可靠、测试精度和自动化程度高、管理维护方便的特点，具有较好的技术经济性能。
上传时间： 2013-06-02
上传用户：xyipie
心血管系统疾病是现今世界上发病率和死亡率最高的疾病之一。T波交替(T-wavealtemans,TWA)作为一种非稳态的心电变异性现象，是指心电T波段振幅、形态甚至极性逐拍交替变化。大量研究表明，TWA与室性心律失常、心脏性猝死等有直接密切的关系，已成为一种无创独立性预测指标。随着数字信号处理技术和计算机技术的迅速发展，微伏级的TWA已经可以被检出，并且精度越来越高。本文以T波交替检测为中心，基于ARM给出了T波交替检测技术原理性样机的硬件及软件，实现实时监护的目的。 在TWA检测研究中，需要对心电信号进行预处理，即信号去噪和特征点检测。小波分析以其多分辨率的特性和表征时频两域信号局部特征的能力成为我们选取的心电信号自动分析手段。文中采用小波变换将原始心电信号分解为不同频段的细节信号，根据三种主要噪声的不同能量分布，采用自适应阈值和软硬阈值折衷处理策略用阈值滤波方法对原始信号进行去噪处理：同时基于心电信号的特征点R峰对应于Mexican-hat小波变换的极值点，因此我们使用Mexican-hat小波检测R峰，通过附加检测方案确保了位置的准确性，并根据需要提出了T波矩阵提取方法。 随后文章介绍了T波交替的产生机理及研究进展，分别从临床应用和检测方法上展现了目前TWA的发展进程，并利用了谱分析法、相关分析法和移动平均修正算法分别从时域和频域对一些样本数据进行T波交替检测。在检测中谱分析法抗噪能力较强，但作为一种频域检测方法，无法检测非稳态TWA信号，而相关分析法受呼吸、噪声影响较大，数据要求较高，因此可以在谱分析检测为阳性TWA基础上，再对信号进行相关分析，从而克服自身算法缺陷，确定交替幅度和时间段。最后对影响检测结果的因素进行讨论研究，从而降低检测误差。 文章还设计了T波交替检测技术原理性样机的关键部分电路和软件框架。硬件部分围绕ARM核的Samsung S3C44BOX为核心，设计了该样机的关键电路，包括采集模块、数据处理模块(外部存储电路、通信接口电路等)。其中在采集模块中针对心电信号是微弱信号并且干扰大的特点，采用了具有高共模抑制比和高输入阻抗的分级放大电路，有效的提取了信号分量：A/D转换电路保证了信号量化的高精度。利用USB接口芯片和删内部异步串行通讯实现系统与外界联系。系统软件中首先介绍了系统的软件开发环境，然后给出了心电信号分析及处理程序设计流程图及实现，使它们共同完成系统的软件监护功能。
上传时间： 2013-07-27
上传用户：familiarsmile
随着国内工业化、数字化的迅速发展，嵌入式开发在IT行业中的重要性越来越显著。嵌入式开发领域对产品的功能性、稳定性、实时性等方面的要求也越来越高。 采用嵌入式实时操作系统作为开发平台，以高性能的嵌入式处理器为工业控制等领域的主控制器可以有效地提高系统的可靠性、实时性、和软件编程的灵活性。在嵌入式处理器方面，ARM构架已经在高性能、低功耗、低成本的嵌入式领域里占领先地位。而在嵌入式操作系统方面，适合国内发展方向的解决方案以及系统基础结构方面并不理想。首先，国外成熟的嵌入式实时操作系统大都成本高、结构复杂，不适合强实时应用；其次，因大部分实时操作系统不公开源码，使开发的产品存在安全隐患。而类似μC/OS-II的小型强实时嵌入式操作系统内核虽然具有低成本、易控制、小规模、高性能等特性，但这类系统的基础较为薄弱，面临产品化和商业化还有一定的距离。 本文针对这种情况，结合现有的操作系统内核理论及嵌入式强实时系统的特殊需求，特别是对μC/OS-Ⅱ的研究分析基础上，面向强实时应用，设计、构造了一种适合在32位ARM处理器环境下使用的内核。这样做的目的是为了提供一个基础牢固、值得信赖的基本平台。 本文研究工作主要集中在以下几个方面： 针对嵌入式环境中高效、简洁、易扩展、易剪裁的要求，对内核体系结构框架进行了设计。内核整体上采用分层结构，在各层中采用功能相对独立的模块：在最底层借鉴微核的原理，只提供最基本的功能模块。 针对系统快速和稳定的实时响应能力需求，为IRQ中断建立了统一的中断入口，采用合理的半嵌套工作方式；保留FIQ为不可屏蔽中断，在快速反应场合使用；引入中断分段处理机制解决中断和任务的ITC机制共享，需要硬保护机制相互协调所引起的硬保护机制被隐性地泛滥使用问题。 针对应用提出的系统行为的可预测性需求，在调度算法方面采用基于优先级位图的抢占阈值调度算法，提高了处理器的利用率和任务集合的可调度性，减少了内核存储开销；在共享资源访问控制方面，以优先级天花板协议为依据，使用互斥事件解决优先级反转和死锁问题的发生。 为了保障系统的强实时性能，本文还对内核的时钟管理、内存管理等方面进行了设计。最后，通过实时性能测试，结果表明该实时内核有很好的强实时特性。
上传时间： 2013-04-24
上传用户：alia
39839电感量计算小巧实用的绿色软件，根据输入的线圈长度、线圈直径、导线直径、线圈匝数及工作频率快速计算出电感量、自分布电容、空载Q值、自谐振频率
上传时间： 2013-06-03
上传用户：夜月十二桥
变电站电压无功综合控制是通过自动调节有载变压器的分接头和投切并联补偿电容器组来实现的，它是确保电压质量和无功平衡、提高供电网可靠性和经济性的重要措施。采用九区图控制策略的电压无功综合控制，实际运行时存在着频繁调节变压器分接头和投切电容器组的缺陷，甚至可能会出现震荡现象。 本文针对上述不足，根据有功功率和无功功率的负荷预测曲线，以降损收益最大为适配值函数，以电压约束、电气极限约束和控制约束为约束条件，提出了一种改进的禁忌搜索算法。引入最低收益阈值来限制调节次数的增加，在此基础上建议了一种确定最佳调整次数的方法。还建议了一种有约束线性最小二乘算法，基于变电站内的量测数据以及变压器的参数来估计系统电压和系统阻抗参数。算例结果表明建议的方法是可行的，并且具有可以有效地减少调节次数的特点。基于ARM的LPC2292微控制器和嵌入式实时操作系统(μC/OS-II)，采用ADS1.2开发工具进行编程，实现了变电站内电压无功综合控制功能。软件模块开发主要包括：嵌入式实时操作系统(μC/OS-II)和图形用户界面GUI移植，数据读取任务，数据处理任务，电压无功控制任务，基于GPRS/CDMA的通讯任务、键盘扫描和液晶显示任务等。采用信号发生器产生电能信号，采用继电器的动作模拟变压器分接头档位的调节和电容器组的投切，构建了一个变电站内的电压无功控制模拟测试台，对提出的设计方案进行了全面的功能测试，测试结果表明提出的设计方案是可行的。
上传时间： 2013-04-24
上传用户：pinksun9
高精度电网功率因数测量加权插值FFT优化算法
上传时间： 2013-05-22
上传用户：88mao
本文研究基于ARM与FPGA的高速数据采集系统技术。论文完成了ARM+FPGA结构的共享存储器结构设计，实现了ARMLinux系统的软件设计，包括触摸屏控制、LCD显示、正弦插值算法设计以及各种显示算法设计等。同时进行了信号的高速采集和处理的实际测试，对实验测试数据进行了分析。 论文分别从软件和硬件两方面入手，阐述了基于ARM处理器和FPGA芯片的高速数据采集的硬件系统设计方法，以及基于ARMLinux操作系统的设备驱动程序设计和应用程序设计。 硬件方面，在FPGA平台上，我们首先利用乒乓操作的方式将一路高速数据信号转换成频率为原来频率1/4的4路低速数据信号，再将这四路数据分别存储到4个FIFO中，然后再对这4个FIFO中的数据拼接并存储在FPGA片上的双端口双时钟RAM中，最后将FPGA的双端口双时钟RAM挂载到ARM系统的总线上，实现了ARM和FPGA共享存储器的系统结构，使ARM处理器可以直接读取这个双端口双时钟的RAM中的数据，从而大大提高了数据采集与处理的效率。在采样频率控制电路设计方面，我们通过使FIFO的数据存储时钟降低为标准状态下的1/n实现数据采集频率降为标准状态的1/n，从而实现了由FPGA控制的可变频率的数据采集系统。 软件方面，为了更有效地管理和拓展系统功能，我们移植了ARMLinux操作系统，并在S3C2410平台上设计实现了基于Linux操作系统的触摸屏驱动程序设计、LCD驱动程序移植、自定义的FPGA模块驱动程序设计、LCD显示程序设计、多线程的应用程序设计。应用程序能够控制FPGA数据采集系统工作。 在前端采样频率为125MHz情况下，系统可以正常工作。能够实现对频率在5MHz以下的信号波形的直接显示；对5MHz至40MHz的信号，使用正弦插值算法进行处理，显示效果良好。同时这种硬件结构可扩展性强，可以在此基础上实现8路甚至16路缓冲的系统结构，可以使系统支持更高的采样频率。
上传时间： 2013-07-04
上传用户：林鱼2016
随着计算机技术的发展，机器视觉在工农业生产和国防等领域已得到成功的应用，利用机器视觉进行检测更是其典型应用。根据运行环境的不同，机器视觉系统可分为PC-BASED系统和PLC-BASED系统。由于这两种系统成本都相对较高、软硬件系统相对复杂、体积相对较大，因此，在应用中受到一定的限制。嵌入式系统是当前发展迅速的热门技术，具有体积小、价格低、开发环境简单、运用灵活、现场运行可靠等优点。因此，将机器视觉技术建立在嵌入式系统平台上不仅是机器视觉的发展趋势，同时也实现了两者的优势互补。 在现代工程领域，常常需要检测各种振动。相对传统方法而言，视觉测振技术具有明显优点。本文主要研究了在ARM平台上利用机器视觉技术进行振动检测的相关技术及方法。 根据嵌入式机器视觉系统的特点，本文分析了摄像系统标定的方法，建立空间物体的实际位置与图像上点的对应关系，并改进数据处理的方法，提高标定的精度。分析了目前常用的图像处理方法，根据系统平台实际工作能力，设计了有针对性的处理算法，提高图像处理的效率；为了方便对被测对象的识别和跟踪，采用基于颜色阈值的分割技术，从而有效地降低了对系统测量环境、光照条件等的要求，提高了系统的适应性。 本文以二维振动物体为被测对象，利用机器视觉技术，对低频小振幅的二维振动进行了检测，并对振动信号进行分析。实验证明利用视觉技术检测振动的可行性和可靠性。
上传时间： 2013-04-24
上传用户：daoxiang126
近年来，移动通信技术在全球范围内得到了迅猛的发展及应用，各种全新的无线通信概念层出不穷、各种新的体制及其关键技术日新月异。由于正交频分复用(OFDM)技术可以高效地利用频谱资源并有效地对抗频率选择性衰落，多入多出(MIMO)利用多个天线实现多发多收，在不增加带宽和发送功率的情况下，可以成倍提高信道容量，因此OFDM-MIMO技术被广泛认为是后三代通信系统(B3G)的关键技术，是当今移动通信领域研究的热点。 本文对OFDM-MIMO通信系统接收机的关键技术--数字下变频，OFDM同步、解调进行了相关研究，在多天线接收板的XC2VP70-5FF1704芯片上，完成了数字下变频，OFDM同步和解调的FPGA设计与实现。通过功能仿真、时序仿真、板级电路测试，验证了该设计的正确性。 本文首先介绍了OFDM基本原理以其特点，然后对同步技术和数字下变频技术作了相应的介绍。同步是OFDM系统设计中的一项关键技术，即是针对系统中存在的时间偏差、频率偏差进行定时恢复、频偏的估计与补偿，来减少各种同步偏差对系统性能的影响。数字下变频是软件无线电的核心技术之一，其基本功能是从高速中频数字信号中提取所需的窄带信号，将其下变频为基带信号，降低数据率，以供后续DSP器件作进一步处理。 在数字下变频器的设计和实现方面，本文先介绍了数字下变频器的原理和基本结构，然后根据系统要求对其进行了设计，并在实现上作了一些简化，节约了硬件资源。 在对时间同步的设计和实现方面，本文采用了利用PN序列进行时间同步的算法。在实现上根据系统实际情况将数据分为四路分别与本地PN码做滑动相关运算，更有效的利用了同步数据，达到了更好的同步性能。 在OFDM的频率同步的设计和实现方面，本文采用重复的PN码两两相关来估计频偏值，并联合一个二阶负反馈环路进行补偿。该算法利用环路自身噪声带宽抑制噪声，提高频率估计精度，并同时利用负反馈扩大频偏估计范围。本文在对算法的详细研究分析的基础上对其进行了FPGA设计与实现。
上传时间： 2013-04-24
上传用户：heminhao
随着TD—SCDMA技术的不断发展，TD—SCDMA系统产品也逐步成熟并随之完善。产品家族日益丰富，室内型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站产品逐步问世，可以满足不同场景的建网需求。而分布式基站(BBU+RRU)越来越多地受到业界的关注和重视。 本文主要从TD—SCDMA频点拉远系统(RRU)和软件无线电技术的发展入手，重点研究TD—SCDMA频点拉远系统的FPGA设计与实现。TD—SCDMA通信系统通过灵活分配不同的上下行时隙，实现业务的不对称性，但是多路数字中频所构成的系统成本高和控制的复杂性，以及TDD双工模式下，系统的峰均比随时隙数增加而增加，对整个频点拉远系统的前端放大器线性输入提出了很高的要求。TD—SCDMA系统使用软件无线电平台，一方面软件算法可以有效保证时隙分配的准确性，保证对前端控制器的开关控制，以及对上下行功率读取计算和子帧的灵活提取，另一方面灵活的DUC/CFR算法可以有效的提高频带利用率和抗干扰能力，有效的控制TDD系统的峰均比，有效降低系统对前端放大器线性输出能力的要求。 本文主要研究软件无线电中DUC和CFR的关键技术以及FPGA实现，DUC主要由3倍FIR内插成型滤波器、2倍插值补偿滤波器以及5级CIC滤波器级联组成；而CFR主要采用类似基带削峰的加窗滤波的中频削峰算法，可以降低相邻信道的溢出，更有效的降低CF值。将DUC/CFR以单片FPGA实现，能很好提高RRU性能，减少其硬件结构，降低成本，降低功耗，增加外部环境的稳定性。
上传时间： 2013-04-24
上传用户：18752787361
