用vhdl编写的D触发器
用vhdl编写的D触发器,锁存器等,不需帐号就可自由下载此源码...
用vhdl编写的D触发器,锁存器等,不需帐号就可自由下载此源码...
扰乱加密,加扰之前的数据在x中,加扰后数据在w中,p,p+1与p+2中分别放移存器低14位中14位和高14位 *q,q+1与q+2中分别放掩码标志码低14位中14位和高14位...
verlog语言的试验上机,有锁存器,寄存器等等的代码。可以eda仿真...
Verilog的135个经典设计实例,直流电机控制,游戏机,三态总线,加法器,锁存器等...
这是一个exe文件的速查手册,包括地址锁存器芯片,存储器扩展芯片,外部I/O口扩展,V/F转换等...