新一代的多媒体移动标准DVB—H是DVB—T在移动接收方面的扩展。针对移动接收的特点，DVB—H 提出 了几项颇受瞩目的新技术，实现了对手机等手持式移动终端接收地面数字广播电视信号的良好支持。包括降低能耗、无缝切 换、提高移动环境中的抗干扰能力以及灵活的组网方案等。介绍了DVB—H的系统结构，详细讨论了DVB—H标准中数据 链路层的时间分片(time slicing)和多协议封装一前向纠错(MPE—FEC)技术，并给出一些实验环境下的定量分析。
上传时间： 2016-04-22
上传用户：hphh
CMMB是英文China Mobile Multimedia Broadcasting （中国移动数字多媒体广播）的简称。国家广电总局于06年10月颁布了中国移动多媒体广播行业标准，确定采用我国自主研发的移动电视接收标准STiMi，该标准将从06年11月1日起实施。它是国内自主研发的第一套面向手机、PDA、MP3、MP4、数码相机、笔记本电脑多种移动终端的系统，利用S波段卫星信号实现“天地”一体覆盖、全国漫游，支持25套电视节目和30套广播节目
标签： Broadcasting Multimedia Mobile China
上传时间： 2014-12-02
上传用户：kiklkook
对于移动数据库而言，移动终端可能有被盗现象，安全成了问题，在不考虑其他机制（如加密）情况下，限制单一终端的访问权限成为话题
标签： 移动数据库
上传时间： 2014-12-06
上传用户：rocketrevenge
前不久ARM正式宣布推出新款ARM8架构的 Cortex-A50处理器系列产品，以此来扩大ARM在高性能与低功耗领域的领先地位，进一步抢占移动终端市场份额Cortex-A50是继 Cortex-A15之后的又重量级产品，将会直接影响到主流PC市场的占有率。围绕该话题，我们今天不妨总结一下近几年来手机端较为主流的ARM处理器。以由高到低的方式来看，ARM处理器大体上可以排序为：Cortex-A57处理器、Cortex-A53处理器、Cortex-A15处理器、Cortex-A12处理器、Cortex-A9处理器、Cortex-A8处理器Cortex-A7处理器、Cortex-A5处理器、ARM11处理器、ARM9处理器、ARM7处理器，再往低的部分手机产品中基本已经不再使用，这里就不再介绍。● Cortex-A57、A53处理器Cortex-A53、Cortex-A57两款处理器属于 Cortex-A50系列，首次采用64位ARM8架构，意义重大，这也是ARM最近刚刚发布的两款产品。Cortex-A57是ARM最先进、性能最高的应用处理器，号称可在同样的功耗水平下达到当今顶级智能手机性能的三倍；而 Cortex-A53是世界上能效最高、面积最小的64位处理器，同等性能下能效是当今高端智能手机的三倍。这两款处理器还可整合为 ARM big LITTLE（大小核心伴侣）处理器架构，根据运算需求在两者间进行切换，以结合高性能与高功耗效率的特点，两个处理器是独立运作的
标签： arm
上传时间： 2022-03-30
上传用户：默默
近年来，随着智能家居趋热，门锁作为智能家居的重要组成部分，对保护家居财产安全具有重要作用。其安全性和便捷性受到人们普遍关心。调查显示，虽然智能门锁在高档小区、酒店的应用越来越广泛，但在普通用户中，智能锁市场占有率较低。这是由于市场上的智能锁价格偏高，人们对智能锁的认识不够全面所造成的。因此，本文基于STM32F1系列芯片设计了一种操作简单、安全可靠、价格低廉的智能门锁控制系统。该系统由门锁终端、无线数据传输模块和远程服务平台三部分组成，硬件电路设计完成后，对系统功能需求进行分析，画出功能模块的详细流程图、完成软件代码的编写，并调试和测试系统功能。系统主要完成的内容如下: (1)智能门锁终端设计，以STM32F103ZET6单片机为核心，外接指纹模块、RFID读卡器模块、触摸键盘模块、蓝牙模块、OLED显示模块、存储模块等，配合外围电路，实现指纹、密码、卡片和蓝牙开锁功能，通过OLED显示系统菜单和用户操作信息，将用户开锁信息保存在EEPROM中，方便本地查看和管理。当用户使用未授权的方式开锁次数达到3次，终端会通过无线模块向绑定用户手机发送预警信息并锁定系统3分钟，使其无法操作。 (2)在无线数据传输方面，本系统采用ATK-SIM800C模块，通过模块和服务器之间建立TCP连接，主控制发送AT指令配置模块的参数和实现数据发送功能。 (3)远程服务平台，远程服务平台包括服务器、MySQL数据库和JSP页面三个部分。使用MVC框架进行java web的开发，用户可以远程登陆服务器，通过web页面查看家中开锁记录信息，及时了解家人的出入情况。 测试结果表明，该系统功能模块运行正常，OLED屏能正常显示、用户可以使用4种方式进行开锁，用户可以通过web页面查看到用户开锁记录信息。本文设计的智能门锁控制系统可以作为智能家居的一部分，可以应用在普通家庭用户或办公场所中。
标签： 智能门锁控制系统
上传时间： 2022-05-29
上传用户：
所设计的多频段小型化天线结构新颖，性能指标优越，与当前国内外研究的大多数同类天线相比保持较小体积，在多频、宽频工作频段上也保持较强的竞争力。其中所设iMonopole，780MHz-1010MHz和1630MHz3900MHz，在高频频段上的提升相当明显，与大多数同类天线相比提升超过100%，除了覆盖GSM，UMTS，LTE的频段外，还覆盖WiMAX的频段，为未来5G通信的多频段融合发展提供有力支撑；所设计多频段小型化PIFA天线，工作频段为680MHz980MHz和1665MHz-2755MHz，覆盖GSM，UMTS，LTE所需的所有频段，同时该天线的小型化指标忧异，其辐射贴片部分的尺寸仅为33mm x mm0.8mm，在当前国内外同类天线中具有相当强的竞争力。这两款天线结构简单，加工成本低，十分适用于5G移动通信移动终端中。最后，设计一款超宽带微带天线。所设计的超宽带微带天线利用新型倒置E型槽，获得了超宽带性能，工作频段覆盖27.6GHz-33.2GHz.采用新的债电方式一半圆渐进馈电，不仅可以改善天线的辐射特性，还能降低阻抗匹配的难度，进而一定程度上简化了天线的设计难度。在天线辐射贴片开有圆角矩形槽，大大的改善了天线的阻抗特性，进一步优化了天线的辐射特性，保证了天线在整个烦段内辐射方向图的稳定性。天线加工简单、成本低，非常适用于5G移动通信的大规模组网。
上传时间： 2022-06-20
上传用户：
PCB电路如微带电路有较为显著的介质和辐射损耗，而传统金属波导虽然损耗低、信号干扰小，但其结构很难做到小型化和集成。因此这两种结构不适用于要求低功耗且空间尺寸受限的移动终端。采用基片集成波导（SIW）可同时降低损耗和增加可集成性，其兼备了金属波导和平面电路的优良属性，是未来5G毫米波终端应用场景最佳的选项之一。本文的主要内容包括：对SIw、波柬扫描阵、缝隙天线阵和Butler知阵多波束馈电网络等基本原理进行了简要的回顾。此四方面的知识是本文所有设计的理论支撑。系统梳理了siw.缝隙天线阵的设计步骤和Butler矩阵馈电网络的分析方法。提出了将4 x4 Butler矩阵多波束馈电网络用于木来5G终端天线的设计以实现多波束宽角度高增益信号覆盖、本文选择采用了多被束方案，并结合了sG移动终端设计了适用于5G终端的4x4 Buter矩阵多波束馈电网络和缝隙天线阵，加工测试表明多波束方案基本可满足未来5G终端天线的要求。在传统4x4 Butler的基础上，提出和设计了一款改进型的4x4 SIW Butler矩阵。从理论上验证了方案的可行性且推导了各个器件须满足的条件。新设计的Butler矩阵其核心是将移相器归入到3dB定向耦合器的设计中。仿真和测试结果表明，改进型的4x4 SIW Butler矩阵不仅拥有更好的输出幅相平坦度还具有比传统4x4 SIW Butler矩阵更高的设计灵活性。设计了一款3x3 SIw Butler矩阵。首先给出了该款矩阵的设计思路来源，然后从原理上验证了此矩阵设计的可行性和详细地推导出了3x3 Butler短阵的结构和器件参数。仿真和结果表明，该型Butler矩阵比4×4 SIW Butler矩阵尺寸更小、结构更简单，但具有和4×4 SIW Buter矩阵相当的增益值和波束覆盖范围。
上传时间： 2022-06-20
上传用户：
上海交通大学工程硕士学位论文 本文首先对视频监控系统的现状做了简单分析， 并介绍了本系统 中主要涉及到的相关技术，包括嵌入式技术、图像压缩技术、视频压 缩技术和移动数据通信技术。具备了一定的理论基础后，提出本系统 的总体设计方案，明确需要实现的目标功能。然后，围绕目标方案详 细介绍了具体实现方法，包括硬件总体结构、嵌入式 Linux的移植、 USB 摄像头驱动移植、Video4Linux 编程方法、网络传输模块的开发、 流媒体系统建立、WAP 程序的开发等。最后给出了在现网测试环境中 调测结果。 本系统通过嵌入式芯片实现静态图像及视频的采集、编码，并将 采集压缩编码后的数据传送到视频中心服务器， 在2G/3G 移动终端中 以 WAP 或流媒体客户端方式直接查看远程图像。 系统最大的特点是采 用了分布式架构的 C/S（采集端至视频中心服务器）和 B/S（WAP 服 务器至移动终端）结构便于系统的动态扩展；同时也借助了 WAP 技术 实现了传统视频监控的无线化。
上传时间： 2013-07-05
上传用户：cuibaigao
手机射频电路原理分析, 随着电路集成技术日新月异的发展，射频电路也趋向于集成化、模块化，这对于小型化移动终端的开发、应用是特别有利的。
上传时间： 2013-04-24
上传用户：axe2010
随着移动终端、多媒体、通信、图像扫描技术的发展，图像应用日益广泛，压缩编码技术对图像处理中大量数据的存储和传输至关重要。同时， FPGA单片规模的不断扩大，在FPGA芯片内实现复杂的数字信号处理系统也成为现实，因此采用FPGA实现图像压缩已成为一种必然趋势。JPEG静态图像压缩标准应用非常广泛，是图像压缩中主要的标准之一。研究JPEG图像压缩在FPGA上的实现，具有广阔的应用背景。 论文从实际工程应用出发，通过设计图像压缩的IP核，完成JPEG压缩算法在FPGA上的实现。首先阐述JPEG基本模式的压缩编码的标准，然后在设计规划过程中，采用SOC的设计思想，给出整个系统的内部结构、层次划分，对各个模块的HDL实现进行详细的描述，最后完成整体验证。方案采用了IP核复用的设计技术，基于Xilinx公司本身的IP核，进行了再次开发。在研究JPEG标准的核心算法DCT的基础上，加以改进，设计了适合器件结构的基于DA算法的DCT变换的IP核。通过结构和算法的优化，提高了速度，减少占用过多的片内资源。 设计基于Xilinx的Virtex- II系列的FPGA的硬件平台,在ISE7.1中编译综合，最后通过Modelsim仿真验证。分辨率为352×288大小的源图像，在不同的压缩等级设置下，均测试通过。仿真验证的结果表明：基于FPGA的JPEG压缩编码占用较少的硬件资源，可在较高的工作频率下运行，设计在速度和资源利用率方面达到了较优的状态，能够满足一般图像压缩的要求。 整个设计可以作为单独的JPEG编码芯片也可以作为IP核添加到其他系统中去，具有一定的使用价值。
上传时间： 2013-04-24
上传用户：nairui21
