晶振
共 12 篇文章
晶振 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 12 篇文章，持续更新中。
基于F1596的乘积型混频器电路设计与实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">针对混频器在接收机电路中的重要性，设计实现了一种基于F1596的乘积型混频器电路。为使该电路能够输出频率稳定的信号，在电路设计中采用鉴频器取样控制VCO
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
高精度ADC
特征： 分辨率： 24 位（无失码） 有效位数： 21位（ PGA = 128 特征： 分辨率：24位（无失码） 有效位数：21位 输出码率：10Hz/80Hz（可选） 通道固定增益：128倍 对50Hz、60Hz噪声抑制：-100dB 工作电压：2.5v – 6v 可选择的内外置晶振 简单的SPI接口 应用场合： 电子秤、数字压力传感器； 血压计等医疗仪器； 微弱信号测量及工业控制 其他相关资料
3GHz射频信号源模块GR6710
产品概要： 3GHz射频信号源模块GR6710是软件程控的虚拟仪器模块，可以通过测控软件产生9kHz到3GHz的射频信号源和AM/FM/CW调制输出，具有CPCI、PXI、SPI、RS232、RS485和自定义IO接口。 产品描述： 3GHz射频信号源模块GR6710是软件程控的虚拟仪器模块，可以通过测控软件产生9kHz到3GHz的射频信号源和AM/FM/CW调制输出，还可以通过IQ选件实现其它任
切割机简介
<p>晶圆切割机主要是负责将晶圆上所制好的晶粒切割分开，以便后续的工作。在切割之前要先利用贴片机将晶圆粒贴在晶圆框架的胶膜上。</p>
X波段低相噪跳频源的设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">结合直接数字频率合成（DDS）和锁相环（PLL）技术完成了X波段低相噪本振跳频源的设计。文章通过软件仿真重点分析了本振跳频源的低相噪设计方法，同时给出了主要的硬件选择和详细电路设计过程。最后对样机的测试结果表明，本方案
用于RTC的32.768kHz晶振电路的设计
32.768K
L波段捷变频收发前端设计仿真
<span id="LbZY">针对应用于信息战的数据链而言，L波段收发前端是其关键部件之一。本文介绍了一种基于DDS的捷变频收发前端的理论分析、设计思路和基本构成。从接收链路、发射链路以及捷变频本振等方面进行分析，并给出仿真结果。该组件具有低噪声、高密度、捷变频等特点。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/31-13030416
继电器数显温度采集模拟开关量输入控制板
1、可编程（通过下载排针可下载程序） 2、具有两路数字量(IN0和IN1)控制/检测信号输入端 3、两路AD模拟量输入（A1和A2） 4、两个按键输入 5、两路继电器输出指示灯 6、可控制两路交流220V/10A一下设备。（最大控制设备2000W） 7、板子带有防反接二极管 8、标准的11.0592晶振
数字预失真系统反馈通道增益平坦度的补偿
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">针对数字预失真系统对反馈链路平坦度的要求，提出一种在不断开模拟链路的前提下，采用单音测量WCDMA&LTE混模基站射频拉远单元反馈链路的增益平坦
基于虚拟实验平台的模拟电子技术课程设计开发
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">基于模拟电子技术课程设计是电类专业学生重要实践环节的目的，通过介绍模拟电子系统的设计思路，结合音频信号发生器的设计实例，基于虚拟实验平台进行设计及仿真，
CMOS工艺多功能数字芯片的输出缓冲电路设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">为了提高数字集成电路芯片的驱动能力，采用优化比例因子的等比缓冲器链方法，通过Hspice软件仿真和版图设计测试，提出了一种基于CSMC 2P2M 0.6 μm CMOS工艺的输出缓冲电路设计方案。本文完成了系统的