VIP专区-嵌入式/单片机编程源码精选合集系列（151）资源包含以下内容：1. 基于TI DSP/BIOS的usb网卡的实现.2. 一个printf的实现源代码.3. mp3的设计与实现.4. 51单片机双机通讯程序.5. 频率发生器.6. ISO-HDLC协议中文版。HDLC是很繁琐的一个协议.7. 基于PIC18F2580实现的 电压A/D转换程序 结果送液晶1602显示.8. 基于IPPP嵌入式音频解码器的设计与优化.9. 石器时代3.0源代码 2008.08.27最新版 完全可编译开服！.10. Keil C51 8051 demo kit.11. 点菜系统 内置很多功能.12. 较为全面的IAR AVR的PWM程序设计.13. IAR avr 的串口程序.14. 麦迪工作室51开发板温度显示的驱动代码.15. S3C2440处理器上的ADC程序.16. S3C2440处理器上的CF卡读写程序.17. 嵌入式实时操作系统VxWorks及其开发环境Tornado pdg格式.18. velocity官方工具包 包括各种JAR包 示例 文档等.19. 44B0 bootloader分析 适合初学者.20. 12,14,16点阵汉字显示文件 12,14,16点阵汉字显示文件.21. proteus中PIC单片机仿真库文件。.22. 典型的PID算法.23. 一个用嵌入c写的万年历程序.24. 周立功公司的SOPC源代码.25. NIOS和IDE的相关使用的实践例子.26. 使用NIOS的一些启动位置的心得.27. 手把手教你学单片机（实验与指令教程）推荐！.28. 我们学校设计的自行车多功能测速仪.29. 430控制12887源程序.30. PCI中断分析.讲述PCI中断原理.31. PCI Tutorial Basic Bus Architecture Sample Transaction – PIO Sample Transaction – DMA PCI Signal.32. 就是个译码器.33. I2C 总线规范 I2C 总线的IC 不只帮助了设计者它们也使设备厂商得到很多益处.34. 此文档是关于I2C设备驱动的开发指导文档.35. 从大量的wince源代码中剥离出的fat文件系统源代码.移植性非常高. 里面带有source i.36. 基于XSCALE架构处理器WinCE系统BSP开发.37. 设计MFRC500的匹配电路和天线的应用指南 对RC500天线设置非常有帮助的！.38. 优龙fs2410p实验箱的sdk文件.39. 手机显示屏的初始化原代码,包括显示一些单色画面,平台是KEIL C51.40. FX1N三菱plc与pc通信的一个很好的例子.
上传时间： 2013-04-15
上传用户：eeworm
最大最小值比较模式.vi 12KB2020-03-03 16:44 最大最小值.vi 18KB2020-03-03 16:44 字符判断.vi 22KB2020-03-03 16:44 整数转换成布尔数组和逻辑左移.vi 14KB2020-03-03 16:44 元素比较与集合比较.vi 17KB2020-03-03 16:44 一维数组移位练习.vi 16KB2020-03-03 16:44 一维数组插入.vi 30KB2020-03-03 16:44 选择.vi 18KB2020-03-03 16:44 消除浮点数比较错误.vi 9KB2020-03-03 16:44 位运算.vi 10KB2020-03-03 16:44 未命名 1.vi 7KB2020-03-03 16:44 通用关系运算.vi 12KB2020-03-03 16:44 索引与簇捆绑.vi 10KB2020-03-03 16:44 数组最大最小.vi 15KB2020-03-03 16:44 数组子集.vi 12KB2020-03-03 16:44 数组转置.vi 6KB2020-03-03 16:44 数组重排例子.vi 11KB2020-03-03 16:44 数组至矩阵转换.vi 20KB2020-03-03 16:44 数组与数组大小不同.vi 19KB2020-03-03 16:44 数组与数组.vi 19KB2020-03-03 16:44 数组移位.vi 9KB2020-03-03 16:44 数组索引.vi 23KB2020-03-03 16:44 数组搜索.vi 11KB2020-03-03 16:44 数组阙值.vi 7KB2020-03-03 16:44 数组排序例子.vi 11KB2020-03-03 16:44 数组交织.vi 7KB2020-03-03 16:44 数组大小举例.vi 22KB2020-03-03 16:44 数组创建.vi 22KB2020-03-03 16:44 数组初始化.vi 19KB2020-03-03 16:44 数组拆分.vi 9KB2020-03-03 16:44 数组插值.vi 7KB2020-03-03 16:44 数值控件.vi 7KB2020-03-03 16:44 判断空字符串.vi 22KB2020-03-03 16:44 判断空数组.vi 19KB2020-03-03 16:44 判断范围强制类型转换.vi 22KB2020-03-03 16:44 模拟138译码器性能.vi 14KB2020-03-03 16:44 模拟138译码器.vi 9KB2020-03-03 16:44 控件 2.ctl 4KB2020-03-03 16:44 控件 1.ctl 4KB2020-03-03 16:44 矩阵至数组转换.vi 15KB2020-03-03 16:44 基本信息.ctl 6KB2020-03-03 16:44 获取排序后索引.vi 14KB2020-03-03 16:44 关系运算.vi 14KB2020-03-03 16:44 关系0运算.vi 11KB2020-03-03 16:44 雇员信息.ctl 11KB2020-03-03 16:44 个人信息.ctl 7KB2020-03-03 16:44 复合运算字符串加密.vi 9KB2020-03-03 16:44 复合运算符用法举例.vi 10KB2020-03-03 16:44 浮点数精度.vi 32KB2020-03-03 16:44 浮点数比较错误.vi 8KB2020-03-03 16:44 非法数字路径饮用.vi 22KB2020-03-03 16:44 二维数组替换子集.vi 30KB2020-03-03 16:44 二维数组删除.vi 22KB2020-03-03 16:44 二维数组插入.vi 18KB2020-03-03 16:44 二次函数.vi 41KB2020-03-03 16:44 多态VI.vi 10KB2020-03-03 16:44 单选按钮.vi 21KB2020-03-03 16:44 簇至数组转换.vi 13KB2020-03-03 16:44 簇与簇.vi 16KB2020-03-03 16:44 簇捆绑.vi 41KB2020-03-03 16:44 簇解除捆绑.vi 15KB2020-03-03 16:44 簇按名称捆绑显示簇.vi 16KB2020-03-03 16:44 簇按名称捆绑.vi 18KB2020-03-03 16:44 簇按名称解除捆绑.vi 15KB2020-03-03 16:44 抽取数组.vi 11KB2020-03-03 16:44 布尔运算.vi 10KB2020-03-03 16:44 布尔.vi 11KB2020-03-03 16:44 表达式节点.vi 23KB2020-03-03 16:44 标签.vi 8KB2020-03-03 16:44 标量与数组.vi 17KB2020-03-03 16:44 标量与簇.vi …………
上传时间： 2013-04-15
上传用户：eeworm
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
可配置端口电路是FPGA芯片与外围电路连接关键的枢纽，它有诸多功能：芯片与芯片在数据上的传递(包括对输入信号的采集和输出信号输出)，电压之间的转换，对外围芯片的驱动，完成对芯片的测试功能以及对芯片电路保护等。 本文采用了自顶向下和自下向上的设计方法，依据可配置端口电路能实现的功能和工作原理，运用Cadence的设计软件，结合华润上华0.5μm的工艺库，设计了一款性能、时序、功耗在整体上不亚于xilinx4006e[8]的端口电路。主要研究以下几个方面的内容： 1.基于端口电路信号寄存器的采集和输出方式，本论文设计的端口电路可以通过配置将它设置成单沿或者双沿的触发方式[7]，并完成了Verilog XL和Hspiee的功能和时序仿真，且建立时间小于5ns和保持时间在0ns左右。和xilinx4006e[8]相比较满足设计的要求。 2.基于TAP Controller的工作原理及它对16种状态机转换的控制，对16种状态机的转换完成了行为级描述和实现了捕获、移位、输出、更新等主要功能仿真。 3.基于边界扫描电路是对触发器级联的构架这一特点，设计了一款边界扫描电路，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。达到对芯片电路测试设计的要求。 4.对于端口电路来讲，有时需要将从CLB中的输出数据实现异或、同或、与以及或的功能，为此本文采用二次函数输出的电路结构来实现以上的功能，并运用Verilog XL和Hspiee对它进行了功能和时序的仿真。满足设计要求。 5.对于0.5μm的工艺而言，输入端口的电压通常是3.3V和5V，为此根据设置不同的上、下MOS管尺寸来调整电路的中点电压，将端口电路设计成3.3V和5V兼容的电路，通过仿真性能上已完全达到这一要求。此外，在输入端口处加上扩散电阻R和电容C组成噪声滤波电路，这个电路能有效地抑制加到输入端上的白噪声型噪声电压[2]。 6.在噪声和延时不影响电路正常工作的范围内，具有三态控制和驱动大负载的功能。通过对管子尺寸的大小设置和驱动大小的仿真表明：在实现TTL高电平输出时，最大的驱动电流达到170mA，而对应的xilinx4006e的TTL高电平最大驱动电流为140mA[8]；同样，在实现CMOS高电平最大驱动电流达到200mA,而xilinx4006e的CMOS驱动电流达到170[8]mA。 7.与xilinx4006e端口电路相比，在延时和面积以及功耗略大的情况下，本论文研究设计的端口电路增加了双沿触发、将输出数据实现二次函数的输出方式、通过添加译码器将配置端口的数目减少的新的功能，且驱动能力更加强大。
上传时间： 2013-07-20
上传用户：顶得柱
本文以研究嵌入式微处理器为主，自主地设计了能够运行MCS-51系列单片机指令的MCU系统。系统采用了VHDL 语言与原理框图的综合设计方法，并且在Altera公司的FPGA上通过验证。论文深入地研究了微处理器的指令系统和数据地址通路，采用VHDL 语言完成了取指单元，指令译码器单元，存储器单元和逻辑运算单元的电路模块的设计与实现；研究了控制单元的实现方法和基于全局状态机的设计理论，采用硬件描述语言完成了对各个控制线的相关设计与实现。论文通过原理示意图和示例代码的演示，着重介绍了指令译码器的实现方式，基于此种方式形成的译码电路还能够实现更为复杂的CISC指令。 本系统采用分模块的设计方式，把具有相同功能的逻辑电路集中到一个框图里，使得系统的可移植性大大地提高。系统还采用层次框图的设计方式，把明显地具有主从关系的电路放在不同的层次里，这也使得系统模块功能的可扩展性大大地增强。内部逻辑共分为数据存储器模块；程序存储器模块；时序控制模块；特殊功能寄存器模块和Core核心模块这五个部分，文中对各个模块的设计作了详细的介绍。本文在最后对已实现的部分典型指令进行了逻辑仿真测试，测试结果表明，本文所设计的MCU系统能够如预期地执行相应的指令。在指令执行的过程中，相应寄存器和总线上的值也均符合设计要求，实现了设计目标。
上传时间： 2013-05-20
上传用户：2525775
低压电力线通信(PLC)具有网络分布广、无需重新布线和维护方便等优点。近年来，低压电力线通信被看成是解决信息高速公路“最后一英里”问题的一种方案，在国内外掀起了一个新的研究热潮。电力线信道中不仅存在多径干扰和子信道衰落，而且还存在开关噪声和窄带噪声，因此在电力线通信系统中，信道编码是不可或缺的重要组成部分。 本文着重研究了在FPGA上实现OFDM系统中的信道编解码方案。其中编码端由卷积码编码器和交织器组成，解码端由Viterbi译码器和解交织器组成，同时为了与PC机进行通信，还在FPGA上做了一个RS232串行接口模块，以上所有的模块均采用硬件描述语言VerilogHDL编写。另外，峰值平均功率比(PAR)较大是OFDM系统所面临的一个重要问题，必须要考虑如何降低大峰值功率信号出现的概率。本文重点研究了三种降低PAR的方法：即信号预畸变技术、信号非畸变技术和编码技术。这三种方法各有优缺点，但是迄今为止还没有一种好方法能够彻底地解决OFDM系统中较高PAR的弊病。本论文内容安排如下：第一章介绍了课题的背景，可编程器件和OFDM技术的发展历程。第二章详细介绍了OFDM的原理以及实现OFDM所采用的一些技术细节。第三章详细介绍了本课题中信道编码的方案，包括信道编码的基本原理，组成结构以及方案中采用的卷积码和交织的原理及设计。第四章详细讨论了编码方案如何在FPGA上实现，包括可编程逻辑器件FPGA/CPLD的结构特点，开发流程，以及串口通信接口、编解码器的FPGA设计。第五章详细介绍了如何降低OFDM系统中的峰值平均功率比。最后，在第六章总结全文，并对课题中需要进一步完善的方面进行了探讨。
上传时间： 2013-04-24
上传用户：520
目前，数字技术已渗透到科研、生产和人们日常生活的各个领域。从计算机到家用电器，从手机到数字电话，以及绝大部分新研制的医用设备、军用设备等，无不尽可能地采用了数字技术。 数字系统是对数字信息进行存储、传输、处理的电子系统。 通常把门电路、触发器等称为逻辑器件，将由逻辑器件构成，能执行某单一功能的电路，如计数器、译码器、加法器等，称为逻辑功能部件，把由逻辑功能部件组成的能实现复杂功能的数字电路称数字系统。复杂的数字系统可以分割成若干个子系统，例如计算机就是一个内部结构相当复杂的数字系统。 不论数字系统的复杂程度如何，规模大小怎样，就其实质而言皆为逻辑问题，从组成上说是由许多能够进行各种逻辑操作的功能部件组成的，这类功能部件，可以是SSI逻辑部件，也可以是各种MSI、LSI逻辑部件，甚至可以是CPU芯片。由于各功能部件之间的有机配合，协调工作，使数字电路成为统一的数字信息存储、传输、处理的电子电路。 与数字系统相对应的是模拟系统，和模拟系统相比，数字系统具有工作稳定可靠，抗干扰能力强，便于大规模集成，易于实现小型化、模块化等优点。
上传时间： 2013-07-06
上传用户：yepeng139
利用ARM处理器开发处理音频信号的设备很多，如移动电话、MD(MiniDisc)，DVD播放器、MP3音频译码器等；同样，基于ARM处理器的网络设备也很多，如网络调制解调器、网络电脑、因特网设备等。但利用ARM处理器把语音处理和网络通信功能结合起来无疑是一种新的尝试，它的设计成功会给网络留言技术的开发提供一种新的思路。 本文通过一个ARM9芯片S3C2410作为处理器的嵌入式语音采集系统，详细阐述了嵌入式系统的设计与开发过程，其中包括： 交叉编译环境的搭建：交叉编译环境是嵌入式开发工具的集合，搭建该环境就是在系统中编译安装开发工具链。 操作系统内核的移植：这是嵌入式开发的主要单元之一，移植内核主要是对内核进行重新配置，使它符合特定系统的需要，然后重新编译生成可执行的内核镜像文件。 文件系统的移植：文件系统是操作系统对数据进行管理的有效和必要的助手。移植文件系统包括制作文件系统镜像、在Flash上为文件系统分配存储空间以及文件系统与嵌入式操作系统的有效配合。 驱动程序的设计：驱动是操作系统与硬件沟通的桥梁，驱动设计就是编写具体硬件的读写控制函数并向操作系统提供统一的接口。 本文更着重于介绍实际开发中使用的技术以及遇到的问题和解决方法。在第4章中结合语音芯片UDA1341TS阐述了语音数据的采集与处理；结合网卡控制芯片CS8900A阐述了网络通信和网卡的驱动，以及网络开发中遇到的问题和解决方法。
上传时间： 2013-07-11
上传用户：luopoguixiong
随着人们对于数字视频和数字图像的需求越来越大，数字电视广播和手机电视迅速发展起来，但是人们对于数字图像质量的要求也越来越高。对于观众来讲，画面的质量几乎是最为重要的，然而由于信道传输特性不理想和加性噪声的影响，不可避免地会产生误码，导致图像质量的下降，甚至无法正常收看。因此，为了保障图像质量就需要采用纠错编码(又称信道编码)的方式来实现通信。在数字视频广播系统(DVB)中，无论是卫星传输，电缆传输还是地面传输都采用了信道编码。 本文首先深入研究DVB标准中的信道编码部分的关键技术；然后依照DVB-T标准技术要求，设计并硬件实现了数字视频传输的信道编解码系统。在该系统中，编解码器与信源端的接口利用了MPEG-2的视频传输接口同步并行接口(SPI)，这种接口的应用让系统具有很强的通用性；与信道端接口采用了G.703接口，具有G.703接口功能和特性的数据通信设备可以直接与数字通信设备连接，这使得应用时对于信道的选择具有较大的灵活性。 在深入理解RS编解码算法，卷积交织/解交织原理，卷积编码/VITERBI译码算法原理的基础上，本文给出了解码部分的设计方案，并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件实现。在RS解码过程中引入了流水线机制，从而很大程度上提高了解码效率。解交织器部分采用了RAM分区循环法，利用对RAM读写地址的控制实现解卷积交织，这种方法控制电路简单，实现速度比较快，代价小。VITERBI译码器采用截尾译码，在几乎不影响译码准确度的基础上大大提高了解码效率。
上传时间： 2013-07-16
上传用户：372825274
随着纠错编码理论研究的不断深入，纠错码的实际应用越来越广泛。卷积码作为其中重要的一种，已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码，编、译码器易于实现，且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交织解交织及其软判决高速Viterbi译码的实现问题。 首先介绍了IEEE 802.11无线局域网标准及规范，然后介绍了信道编解码中卷积码编码及Viterbi译码算法和FPGA 设计方法，接着通过对(2,1,7)卷积码特点的具体分析，吸取目前Viterbi译码算法和交织解交织算法的优点，采取一系列的改进措施，基于FPGA实现了IEEE 802.11信道编解码及交织和解交织系统。这些改进措施包括采用并行FIFO、改进的ACS 单元、流水式块处理结构、改进的SMDO方法、双重交织策略，使得在同样时钟速率下，系统的性能大幅度提高。最后将程序下载到Altera公司的Cyclone 系列的FPGA(型号EP1C6Q240C8)器件上进测试，并对测试结果作了简单分析。
上传时间： 2013-05-25
上传用户：00.00
