一位加法器
题目:一位加法器的设计 试实现一个十进制的1位数加法器,其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后,若得到的和大于9,则产生一个进位值,并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求:(1)利用基本逻辑门电路和编码器,译码器及计数器...
题目:一位加法器的设计 试实现一个十进制的1位数加法器,其中十进制数编码为8421码。十进制数加法可首先转换为二进制加法来执行。然后,若得到的和大于9,则产生一个进位值,并在得到的和值上加6(这是用来补足未使用的六种输入组合)。 要求:(1)利用基本逻辑门电路和编码器,译码器及计数器...
VHDL语言100例 VHDL学习资料VHDL 编程要点VHDL编程心得体会:100vhdl例子VHDL 编程要注意问题.docVHDL——按键消抖.docVHDL电路简化.docVHDL编程心得体会.pdfvhd开发的官方手册.pdf第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法...
300个C51单片机设计proteus仿真源码软件源码:100000秒以内的计时程序10秒的秒表12864LCD图形滚动演示128X64LED160128LCD图文演示1602字符液晶滚动演示程序1602液晶显示的DS1302实时时钟16×16点阵(滚动显示)16×16点阵2(滚动显示)2io5键盘...
CD40系列CD45系列集成芯片DATASHEET数据手册170个芯片技术手册资料合集:4000 CMOS 3输入双或非门1反相器.pdf4001 CMOS 四2输入或非门.pdf4002 CMOS 双4输入或非门.pdf4006 CMOS 18级静态移位寄存器.pdf4007 CMOS 双互补对加...
VHDL 基础程序百例 FPGA 逻辑设计源码VHDL语言100例第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法器第4例 比较器第5例 二路选择器第6例 寄存器第7例 移位寄存器第8例 综合单元库第9例 七值逻辑与基本数据类型第10例 函数第11例 七值逻辑线或分辨函数第12例 转...