时间触发通信
共 110 篇文章
时间触发通信 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 110 篇文章，持续更新中。
高频三极管
更高效率的选用高频晶体管，在高频设计时如何选择看后一目了然，不但可以节约时间，还有设计方法中管子型号的推荐！
印制电路板雕刻机简介与适用范围
使用电路板雕刻机，可快速制作电路板样品，缩短研发时间，设备体积小不占空间，且无污染。它适合数字、模拟、RF及一般电路板的制作，可做到电路板钻孔、线路雕刻、外形切割一机多功。
不同功能触发器的相互转换方法
触发器是时序逻辑电路的基本构成单元，按功能不同可分为 RS 触发器、 JK 触发器、 D 触发器及 T 触发器四种，<BR>其功能的描述可以使用功能真值表、激励表、状态图及特性方程。只要增加门电路便可以实现不同功能触发器的相互<BR>转换，例如要将 D 触发器转换为 JK 触发器，转换的关键是推导出 D 触发器的输入端 D 与 JK 触发器的输入端<BR>J 、 K 及状态输出端 Qn 的逻辑表达
高增益K波段MMIC低噪声放大器
<p>
</p>
<div>
基于0．25gm PHEMT工艺，给出了两个高增益K 波段低噪声放大器．放大器设计中采用了三级级联增加栅宽的电路结构，通过前级源极反馈电感的恰当选取获得较高的增益和较低的噪声；采用直流偏置上加阻容网络，用来消除低频增益和振荡；三级电路通过电阻共用一组正负电源，使用方便，且电路性能较好，输入输出驻波比小于2．0；功率增益达24dB；噪声系数小于3．5dB
带有增益提高技术的高速CMOS运算放大器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">设计了一种用于高速ADC中的高速高增益的全差分CMOS运算放大器。主运放采用带开关电容共模反馈的折叠式共源共栅结构，利用增益提高和三支路电流基准技术实现一个可用于12~14 bit精度，100 MS/s采样频率的高速流
数字电路的基础知识教程
主要介绍几种常用的触发器的组成和用法
带有异步复位端的D触发器
带有异步复位端的D触发器#2
基于能量检测的频谱感知方法研究
认知无线电是一种用于提高无线通信频谱利用率的新的智能技术，检测频谱空穴是否存在是实现认知无线电的前提和关键技术之一。首先简述认知无线电的背景和概念， 针对认知无线电的频谱感知功能，介绍了基于能量检测的频谱检测方法，并在Matlab环境下进行了仿真实验， 比较在相同的虚警概率情况下的检测概率与信噪比的关系。仿真实验结果表明，在相同的虚警概率时，当信噪比大的时候，检测概率越大。<br />
<br /
基于采用分立元件设计的LC谐振放大器的设计方案
<span id="LbZY">介绍了基于采用分立元件设计的LC谐振放大器的设计方案与实现电路， 可用于通信接收机的前端电路，主要由衰减器、谐振放大器、AGC电路以及电源电路四部分组成。通过合理分配各级增益和多种措施提高抗干扰性，抑制噪声，具有中心频率容易调整、稳定性高的特点。电路经实际电路测试表明具有低功耗、高增益和较好的选择性。<br />
<img alt="" src="http://dl
基于ADuC7061的高精度PLC模拟前端设计
<span id="LbZY">针对于工业PLC模拟信号的采集和输出，本文提出了一种基于ADuC7061的高精度模拟前端设计方案。该系统支持双通道的PLC模拟信号输入并提供一路PLC标准电流输出。该系统在-10~70 范围内达到0.2%的电压测量精度和0.2%的电流输出精度。硬件部分以ADuC7061作为测量和控制核心，配合外围模拟调理电路完成模拟信号的调理、检测和输出，并通过隔离的SPI进行数据
PSoC在时间谱采集电路中的应用
<span id="LbZY">在脉冲中子氧活化测井仪中，伽马射线时间谱的采集是仪器至为关键的部分。伽马射线时间谱采集电路常用的设计采用单片机与CPLD组合的方案，CPLD实现伽马射线计数，单片机则负责数据的处理、传输等工作。基于单片PSoC芯片的新方案，设计了伽马射线时间谱采集电路，实现了同样的功能。功能考核和高温考核证明，该方案有效、可靠，解决了高温CPLD价格昂贵且难以购买的问题，同时还能减
ADP1047_ADP1048的先进功率计量功能
<div>
能源成本不断提高，推动数据中心和其它相关的计算业务寻找全方位的智能电源管理策略。此类策略的实现要求准确采集包括电源在内的所有各级的功耗数据。如今，数字通信技术和智能电源简化了这项任务，但要实现精确的电能计量，仍然存在一些实际的挑战，因为电源(除少数例外)不是测量设备。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/82901
D触发器工作原理
D触发器工作原理
基于CUDA的红外图像快速增强算法研究
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px; ">针对红外图像边缘模糊，对比度低的问题，文中研究了改进的中值滤波和改进的Sobel边缘检测对红外图像进行处理。在对处理后图像的特征进行分析的基础上，研究了
MT-011 找出那些难以琢磨、稍纵即逝的ADC闪码和亚稳状态
数字通信系统设计关注的一个主要问题是误码率(BER)。ADC噪声对系统BER的影响可以分析得出，但前提是该噪声须为高斯噪声。遗憾的是，ADC可能存在非高斯误码，简单分析根本无法预测其对BER的贡献。在数字示波器等仪表应用中，误码率也可能造成问题，尤其是当器件工作于“单发”模式时，或者当器件尝试捕获偶尔出现的瞬变脉冲时。误码可能被误解为瞬变脉冲，从而导致错误的结果。本指南介绍
锁存器和触发器知识
锁存器和触发器原理
基于选择进位32位加法器的硬件电路实现
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 20.99431800842285px;">为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
基于ADF4111的锁相环频率合成器设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">为得到性能优良、符合实际工程的锁相环频率合成器，提出了一种以ADI的仿真工具ADIsimPLL为基础，运用ADS（Advanced Design Syst
MOS管驱动基础和时间功耗计算
MOS关模型
<P>Cgs：由源极和沟道区域重叠的电极形成的，其电容值是由实际区域的大小和在不同工作条件下保持恒定。Cgd：是两个不同作用的结果。第一JFET区域和门电极的重叠，第二是耗尽区电容（非线性）。等效的Cgd电容是一个Vds电压的函数。Cds：也是非线性的电容，它是体二极管的结电容，也是和电压相关的。这些电容都是由Spec上面的Crss，Ciss和Coss决定的。由于Cgd同时在输入和输