时钟输出
时钟输出技术资料下载专区，收录500份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。
资源总数
500
时钟输出 热门资料
查看全部 500 份 →VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
2016-01-26
64
6530 ROM-RAM-输放输出-定时器(RRIOT)
6530是为6502而配套设计的芯片，内有1KB的只读存储器，64B的随机存储器，两个8位输入输出口以及一个定时器。由于内置的ROM是生产时设定而不能改写的，因而限制了该芯片的应用。
2023-12-17
4
这是一个C51的时钟程序源代码.程序用P0口输出段码,P1口输出位码,四位显示,用PC机校时.
这是一个C51的时钟程序源代码.程序用P0口输出段码,P1口输出位码,四位显示,用PC机校时.
2013-12-19
28