时钟输入

PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是P...

2017-07-24 46 时钟输入

·实时时钟芯片DS1302在DSP嵌入式系统中的应用

2024-07-13 5 时钟输入

2013-12-22 46 时钟输入

2017-01-31 199 时钟输入

日历时钟按进入设置状态按停止闹钟声音按依次进入闹钟功能是否启用，闹钟时分秒年月日及时间时分秒的设置直到退出设置状态按调整是否起用闹钟和调节闹钟时分秒年月日时间的时分秒的数字第（可在调整状态进行设置...

2017-07-10 152 时钟输入

时钟分配和分路传输功能的VHDL语言程序，用于程控交换机功能时钟分配和分路传输功能

2013-12-19 133 时钟输入

主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率

2016-11-28 48 时钟输入

随着深亚微米技术的发展，功耗已经成为现代超大规模集成电路设计中的一个主要设计约束.本文在设计多点控制协议MPCP模块中，采用插入门控时钟这一技术以降低芯片功耗.针对插入门控寄存器造成测试很难控

2024-05-18 1 时钟输入

时钟输入 热门资料