PCF8563是PHILIPS公司设计生产的经典工业级实时时钟芯片(RTC)，I2C总线接口，具有功耗低、精度高等特点，广泛应用于电表、水表、气表、电话等产品。本文将介绍如何调整PCF8563时钟精度的方法。
上传时间： 2013-12-12
上传用户：zhichenglu
应用软件根据BYPASS信号的值来决定是否使用PLL。如果使用PLL，那么它总是输出一个200MHz的时钟信号，并且联合系统分频器（SYSDIV）共同产生系统时钟。馈送到PWM模块的时钟由系统时钟提供。如果应用中需要较低的PWM时钟，那么在时钟信号到达PWM模块前可以使用PWM分频器（PWMDIV）先分频。ADC时钟使用一个时钟源（source）为200MHz的常量分频器，这就意味着如果要使ADC时钟的工作频率保持在14-18MHz范围内，必须使能并使用PLL。
上传时间： 2013-10-17
上传用户：hjshhyy
时钟和低功耗模式片内集成有PLL(锁相环)电路。外接的基准晶体+PLL(锁相环)电路共同组成系统时钟电路。有关引脚：XTAL1/CLKIN：外接的基准晶体到片内振荡器输入引脚；如使用外部振荡器，外部振荡器的输出必须接该脚。XTAL2：片内PLL振荡器输出引脚；CLKOUT/IOPE0：该脚可作为时钟输出或通用IO脚；可用来输出CPU时钟或看门狗定时器时钟；由系统控制状态寄存器（SCSR1)中的位14决定。
上传时间： 2013-10-24
上传用户：1159797854
本文档将深入介绍内部时钟源模块（Internal ClockSource， ICS），该模块可以在部分HCS08 系列微控制器中找到。对HCS08 MCU 来说， ICS 模块不但是一个非常灵活的时钟源，而且对于该系列中更小、更低成本的MCU来说非常经济。ICS 包括锁频环、内部时钟参考、外部振荡器和时钟选择子模块。这些子模块组合可以提供多种时钟模式和频率，以满足任何应用的需要。本应用笔记详细描述ICS 的7 种工作模式、ICS 模块与其他HCS08 MCU 的内部时钟发生器（Internal ClockGenerator， ICG）模块作比较、ICS 模块从不同低功耗模式下恢复的特性及内部时钟参考的校准方法。
上传时间： 2013-11-08
上传用户：zhuoying119
PCF8563 是低功耗的CMOS 实时时钟日历芯片.它提供一个可编程时钟输出一个中断输出和掉电检测器.所有的地址和数据通过I2C 总线接口串行传递最大总线速度为400Kbits/s 每次读写数据后内嵌的字地址寄存器会自动产生增量.2 特性 低工作电流典型值为0.25 A VDD=3.0V Tamb=25 时; 世纪标志; 大工作电压范围1.0 5.5V; 低休眠电流典型值为0.25 A(VDD=3.0V,Tamb=25 ); 400KHz 的I2C 总线接口VDD=1.8 5.5V 时; 可编程时钟输出频率为32.768KHz 1024Hz 32Hz 1Hz; 报警和定时器; 内部集成的振荡器电容片内电源复位功能掉电检测器; I2C 总线从地址读0A3H 写0A2H; 开漏中断引脚
上传时间： 2013-12-16
上传用户：liuchee
简单明了的VHDL程序实现24小时计时时钟！
上传时间： 2013-10-19
上传用户：ikemada
04_使用Timequest约束和分析源同步电路
上传时间： 2013-10-30
上传用户：ZJX5201314
使用Quartus II Timequest时序分析器约束分析设计
上传时间： 2013-11-12
上传用户：yy_cn
赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。
上传时间： 2013-11-16
上传用户：eastimage
提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。
上传时间： 2014-12-28
上传用户：498732662
