时钟模块
共 68 篇文章
时钟模块 相关的电子技术资料，包括技术文档、应用笔记、电路设计、代码示例等，共 68 篇文章，持续更新中。
模拟cmos集成电路设计(design of analog
<P>模拟集成电路的设计与其说是一门技术，还不如说是一门艺术。它比数字集成电路设计需要更严格的分析和更丰富的直觉。严谨坚实的理论无疑是严格分析能力的基石，而设计者的实践经验无疑是诞生丰富直觉的源泉。这也正足初学者对学习模拟集成电路设计感到困惑并难以驾驭的根本原因。.<BR>美国加州大学洛杉机分校(UCLA)Razavi教授凭借着他在美国多所著名大学执教多年的丰富教学经验和在世界知名顶级公司(AT&
AN-1064了解AD9548的输入基准监控器
<p>
</p>
<div>
如AD9548数据手册所述，AD9548的输入端最多可支持八个独立参考时钟信号。八路输入各有一个专用参考监控器，判断输入参考信号的周期是否满足用户要求。图1是参考监控器和必要支持元件的框图。参考监控器测量输入参考信号的周期，并声明信号是过慢还是过快，即表示参考信号有误。该信息保存在参考状态寄存器内(各参考监控器具有用户可读取的专用状态寄存器)。虽然参考
时钟抖动和相位噪声对采样系统的影响
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-12050Q52953630
基于锁相放大原理的微弱信号检测电路
<span id="LbZY">针对目前成品锁相放大器价格昂贵且体积大，传统窄带滤波法性能和灵活性差的特点，设计了基于锁相放大器原理的微弱信号检测电路。本电路采用单片机作为激励信号和参考信号的发生器，利用带关断引脚的运放实现相敏检波器，整个电路仅使用了5个运算放大器和一些阻容元件。实验表明，本电路能实现了从信噪比为0.1的被测信号中提取有用信号幅值的功能，测量误差控制在5%以内。由于本电路有实现简
ADC的九个关键指标
<p>
</p>
<p>
模拟转换器性能不只依赖分辨率规格</p>
<p>
大量的模数转换器(ADC)使人们难以选择最适合某种特定应用的ADC器件。工程师们选择ADC时，通常只注重位数、信噪比(SNR)、谐波性能，但是其它规格也同样重要。本文将介绍ADC器件最易受到忽视的九项规格，并说明它们是如何影响ADC性能的。</p>
<p>
1. SNR比分辨率更为重要。</
5 Gsps高速数据采集系统的设计与实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">以某高速实时频谱仪为应用背景，论述了5 Gsps采样率的高速数据采集系统的构成和设计要点，着重分析了采集系统的关键部分高速ADC（analog to digital，模数转换器）的设计、系统采样时钟设计、模数
MT-019 DAC接口基本原理
本教程概述与内置基准电压源、模拟输出、数字输入和时钟驱动器的DAC接口电路相关的 一些重要问题。由于ADC也需要基准电压源和时钟，因此本教程中与这些主题相关的大多 数概念同样适用于ADC。
2~4 GHz波段低噪声放大器的仿真设计
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; font-size: 11.818181991577148px; line-height: 21px;">利用pHEMT工艺设计了一个2~4 GHz宽带微波单片低噪声放大器电路。本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-54143晶体
功率MOSFET驱动保护电路方案
分析了对功率MOSFET器件的设计要求；设计了基于EXB841驱动模块的功率MOSFET驱动保护电路。该电路具有结构简单，实用性强，响应速度快等特点。在电涡流测功机励磁线圈驱动电路中的实际应用证明，该电路驱动能力及保护功能效果良好。<br />
<img alt="" src="http://dl.eeworm.com/ele/img/177094-120314142512R5.jpg" styl
基于遗传算法的组合逻辑电路设计的FPGA实现
<p>
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于遗传算法的组合逻辑电路的自动设计，依据给出的真值表，利用遗传算法自动生成符合要求的组合逻辑电路。由于遗传算法本身固有的并行性，采用软件实现的方法在速度上往往受到本质是串行计算的计算机制约，因此采用硬件化设
ADC需要考虑的交调失真因素
<p>
</p>
<div>
交调失真(IMD)是用于衡量放大器、增益模块、混频器和其他射频元件线性度的一项常用指标。二阶和三阶交调截点(IP2和IP3)是这些规格参数的品质因素，以其为基础可以计算不同信号幅度下的失真积。虽然射频工程师们非常熟悉这些规格参数，但当将其用于ADC时往往会产生一些困惑。本教程首先在ADC的框架下对交调失真进行定义，然后指出将IP2和IP3的定义应用于A
基于锁相放大器的试验机采集系统
<span style="color: rgb(0, 0, 0); font-family: 'Trebuchet MS', Arial; line-height: 21px; ">基于STM32、STM8处理器，设计完成了万能试验机的多个功能模块。为了提高小信号的采集精度与速度，用多处理器设计了一种混合式的锁相放大器，并运用数字处理进行进一步处理，具有很高的性价比。在位移信号采集中，运用STM8
MSP430ADC采样12864显示
自己整理的MSP430程序，已经调试通过，注释清晰模块化很强。16位AD采样，12864字符数字显示，欢迎下载，如有改进意见希望回馈。谢谢!
FLEX3015模拟量采集模块用户手册-V1.1
热敏电阻温度采集模块，RS485，Modbus协议
时钟分相技术应用
<p>
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。<br />
关键词: 时钟分相技术; 应用<br />
中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203<br />
时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的<br />
性能。尤其现代电子系统对性
多制式数字视频信号转换电路的开发实践
<p>
</p>
<div>
介绍了多制式数字视频信号转换电路的实验设计。其主要功能是对模拟视频信号进行解码和数字化，并作隔行／逐行转换、尺度变换、帧频转换等处理，同时为PDP整机提供行、场同步信号以及消隐和时钟信号等。
模块时代之ADI实验室电路
“半导体厂商越来越倾向于提供一揽子的解决方案，用以帮助客户以最快的速度和最低的研发成本推出新产品，一个典型的例子就是“山寨手机”，但手机毕竟是高度集成的数字化产品，那么模拟电路的应用是否也可以走同样的路呢？看来已经有厂家在这么做了，ADI实验室电路的推出就是解决模拟电路/模拟－数字混合电路应用的一揽子解决方案。”
MT-020 ADC架构I：Flash转换器
本教程首先概括讨论作为 ash转换器基本构建模块的比较器。
2012TI杯A题终极资料-锁相放大器模块-终稿
锁相放大器资料。
高精度I2C实时时钟的设计
<div>
Abstract: This application note presents an overview of the operational characteristics of accurate I²C real-time clocks (RTCs),including the DS3231, DS3231M, and DS3232. It focuses on gen