时钟同步

时钟同步是通过各个能产生时钟的器件线连接到SCL线上来实现的，上述的各个器件可能都有自己独立的时钟,各个时钟信号的频率、周期、相位和占空比可能都不相同，由于“线与”的结果，在SCL线上产生的实际时钟的低电平宽度由低电平持续时间最长的器件决定,而高电平宽度由高电平持续时间最短的器件决定。[1]

资源总数
500

时钟同步 热门资料

查看全部 500 份 →

利用现有的同步IP 核来构建全局异步局部同步系统是未来片上系统设计的一个重要发展方向。在整个设计流程中，正确的接口设计和同步问题是至关重要的。该文提出一种改进的抽象时序图与基于计算切片优化技术的谓词检

2024-01-21 5 时钟同步

提出了一种时变参数混沌同步保密通信方法，极大地提高了混沌同步的通信保密性，使目前的各种破译手段均无法破译该方法；并基于Chua电路进行了仿真。采用该方法进行混沌同步通信，击败了目前各种破译手段的

2024-02-10 9 时钟同步

同步时序机状态加全模拟是同步时序机反设计的关键步骤。因时序机状态出现的频率不同，模拟分析的时间不等，有的太长，难以满足要求。本文在长期实践基础上提出了一种同步时序状态加全模拟的路径驱动算法，可以使状态

2024-05-01 7 时钟同步