时钟同步

时钟同步是通过各个能产生时钟的器件线连接到SCL线上来实现的，上述的各个器件可能都有自己独立的时钟,各个时钟信号的频率、周期、相位和占空比可能都不相同，由于“线与”的结果，在SCL线上产生的实际时钟的低电平宽度由低电平持续时间最长的器件决定,而高电平宽度由高电平持续时间最短的器件决定。[1]

资源总数
500

时钟同步 热门资料

查看全部 500 份 →

1、给刚入电源行业的朋友提供一种设计思路和方法 2、为COST DOWN提供一种依据 3、给调试提供一种指导 说明： 1、只作为一种初步估算方法 2、估算时，采用的是较理想方法 3、估算方法不是唯一

2025-05-04 9 时钟同步

高效率的同步整流芯片，只有 A，K 两个引脚，分别对 应肖特基二极管的 A，K 引脚。芯片内部集成了 45V 功率 NMOS 管，可以大幅 降低二极管导通损耗，提高整机效率，取代或替换目前市场上等规的肖特基 整流二极管。

2022-11-18 4 时钟同步

输入级的拓扑为半桥电路，而输出级是倍流整流加同步整流结构，适用于小电压大电流

2024-12-03 2 时钟同步

1.时钟有闹钟功能，当闹钟键按下时，闹钟启动。 2.只当设置键按下时，对当前时间进行设置，而设置与闹钟两个键同时按下时，对闹钟时间进行设置，不会影响到当前时间，不过当前时间会停，这里还不知道怎么解决。

2013-12-25 146 时钟同步