时钟同步
时钟同步是通过各个能产生时钟的器件线连接到SCL线上来实现的，上述的各个器件可能都有自己独立的时钟,各个时钟信号的频率、周期、相位和占空比可能都不相同，由于“线与”的结果，在SCL线上产生的实际时钟的低电平宽度由低电平持续时间最长的器件决定,而高电平宽度由高电平持续时间最短的器件决定。[1]
资源总数
500
时钟同步 热门资料
查看全部 500 份 →sbit DS1302_CLK = P3^4 //实时时钟时钟线引脚 sbit DS1302_IO = P3^3 //实时时钟数据线引
sbit DS1302_CLK = P3^4 //实时时钟时钟线引脚 sbit DS1302_IO = P3^3 //实时时钟数据线引脚 sbit DS1302_RST...
2017-08-18
109
实时时钟设计
基于STC89C51单片机设计的8位共阴数码管（可以用两个四位的代替）显示的实时时钟电路设计，包含有源程序以及Proteus仿真图，完全可行，支持大家多多下载。
2013-11-13
69