时钟抖动和相位噪声对采样系统的影响
如果明智地选择时钟，一份简单的抖动规范几乎是不够的。而重要的是，你要知道时钟噪声的带宽和频谱形状，才能在采样过程中适当地将它们考虑进去。很多系统设计师对数据转换器时钟的相位噪声和抖动要求规定得不够高，几皮秒的时钟抖动很快就转换成信号路径上的数分贝损耗。 ...
时钟发生器技术资料
📦 资源总数：5572
💻 源代码：12069
🔌 电路图：1
时钟发生器是用来产生时钟信号的器件。常用于数字产品中，产品中所有的组件将随着所产生的时钟信号来同步进行运算动作。数字产品必须有时钟的控制，才能精确处理数字信号。若时钟不稳定，轻则造成数字信号传送上的失误，重则导致数字设备无法正常运作。[1]
🔥 时钟发生器热门资料
查看全部5572个资源 »时钟抖动时域分析(下)
时钟抖动时域分析(下): ...
使用时钟PLL的源同步系统时序分析
使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay –...
时钟分相技术应用
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接...
一种DDS任意波形发生器的ROM优化方法
提出了一种改进的基于直接频率合成技术（DDS）的任意波形发生器在现场可编程门阵列（FPGA）上的实现方法。首先将三角波、正弦波、方波和升/降锯齿波的波形数据写入片外存储器，当调用时再将相应的数据移入FPGA的片上RAM，取代分区块的将所有类型波形数据同时存储在片上RAM中的传统方法；再利用正弦波和三...
💻 时钟发生器源代码
查看更多 »📂 时钟发生器资料分类