主时钟为15.36MHz的带选通的8位输出分频器，可得到100Hz,120Hz,1kHz,10kHz的频率
上传时间： 2016-11-28
上传用户：lizhen9880
利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。
上传时间： 2014-12-20
上传用户：dbs012280
如何用VHDL语言对时钟进行分频以达到计数目的
上传时间： 2013-12-23
上传用户：mpquest
三分频程序,对输入的时钟信号进行分频，在此基础上可以进行倍频和分频的转化。
上传时间： 2014-01-13
上传用户：hn891122
对输入时钟做除以8的分频和除以4的分频功能
上传时间： 2014-01-17
上传用户：kristycreasy
实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。
上传时间： 2013-12-26
上传用户：asddsd
VERILOG实现无分频时钟，包括测试文件，经过验证可用
上传时间： 2017-05-19
上传用户：牧羊人8920
4位可逆计数器：将50MHz的时钟进行 分频后的结果作为时钟控制，根据输入进行条件判断，再通过设置一个四位的向量将结果输出，利用数码管显示在实验板上
上传时间： 2017-06-18
上传用户：lanjisu111
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.
上传时间： 2017-08-10
上传用户：ghostparker
键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
上传时间： 2014-01-17
上传用户：qweqweqwe
