基于DSP Builder数字信号处理器的FPGA设计
针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR 低通数字滤波器,通过Quartus 时序仿真及嵌入式逻辑分析仪...
针对使用硬件描述语言进行设计存在的问题,提出一种基于FPGA并采用DSP Builder作为设计工具的数字信号处理器设计方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ设计流程,设计了一个12阶FIR 低通数字滤波器,通过Quartus 时序仿真及嵌入式逻辑分析仪...
用ModelSimSE进行功能仿真和时序仿真的方法(ALTERA篇)...
02_Quartus II时序优化策...
03_传统时序分析器TAN到基于SDC的Timequest时序分析器转换...
01_静态时序分析基本原理和时序分析模型...