📚 时序约束技术资料

📦 资源总数：1477

📄 技术文档：1

💻 源代码：2522

时序约束是数字电路设计中至关重要的技术，用于确保信号在正确的时刻到达，避免竞争冒险和保持系统稳定性。广泛应用于FPGA、ASIC及SoC设计领域，对于提高硬件性能、降低功耗具有不可替代的作用。掌握时序约束技巧，能够帮助工程师优化设计流程，提升项目成功率。本页面汇集了1477份精选资料，涵盖从基础理论到高级应用的全方位内容，是每位追求卓越的电子工程师不可或缺的学习宝库。

🔥 时序约束热门资料

查看全部1477个资源 »

FPGA自动布局布线算法

微电子技术的发展，特别是可编程逻辑器件的产生加速了电子设计技术的发展，现代电子设计技术的核心日趋转向基于计算机的电子设计自动化技术，即EDA技术。EDA技术采用的自顶向下设计流程代替了原有的自下而上设计流程，缩短了集成电路的开发周期，节省了开发费用，促进了集成电路的发展。布局布线是计算机设计自动化的...

📅 2013-07-17 👤 yxgi5

FPGA 自动布局布线算法

（2，1，9）软判决Viterbi译码器的设计与FPGA实现

卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器。本文首先介绍了卷积码的基本概念，阐...

📅 2013-07-23 👤 叶山豪

Viterbi FPGA 软判决译码器

椭圆曲线密码体制中标量乘法运算的优化和FPGA实现

信息技术的不断发展,对信息的安全提出了更高的要求.在应用公钥密码体制的时候,对密钥长度要求越来越大,处理的速度要求越来越快.而基于椭圆曲线离散对数问题的椭圆曲线密码体制,因其每比特最大的安全性,受到了越来越广泛的注意.椭圆曲线密码体制(ECC:Elliptic Curve Cryptosystem)...

📅 2013-05-24 👤 zhuo0008

FPGA 椭圆曲线密码体制乘法运算

基于FPGA的串行通信实现与CRC校验

本文应用EDA技术，基于FPGA器件设计与实现UART，并采用CRC校验。主要工作如下： 1、在异步串行通信电路部分完全用FPGA来实现。选用Xilinx公司的SpartanⅢ系列的XC3S1000来实现异步串行通信的接收、发送和接口控制功能，利用FPGA集成度比较高，具有在线可编程能力，在其完成各...

📅 2013-04-24 👤 Altman

FPGA CRC 串行通信实现

Quartus II 6.0.rar

6.0版的Quartus? II软件包括了由FPGA供应商提供的第一款时序分析工具TimeQuest时序分析仪，为业界标准Synopsys设计约束（SDC）时序格式提供自然、全面的支持。这一最新版本还包括扩展的团队设计功能，能够有效管理高密度设计团队之间的协作。这些改进迎合了当今高密度90nm的设计...

📅 2013-05-21 👤 sz_hjbf

Quartus II