时序收敛
时序收敛（英语：Timingclosure）是现场可编程逻辑门阵列、专用集成电路等集成电路设计过程中，调整、修改设计，从而使得所设计的电路满足时序要求的过程。
资源总数
500
时序收敛 热门资料
查看全部 500 份 →板级模拟电路仿真收敛性技术研究
电路仿真不仅应用于电路设计阶段，也用于电路故障诊断中。电路仿真结果能够为建立电路测试诊断知识库提供重要的参考信息。本文简要介绍了电路仿真收敛性的相关理论，分析了板级模拟电路直流分析和瞬态分析的仿真收敛性问题，深入探讨了电路仿真技术的原理和发...
2014-12-23
62
一种基于IP收敛算法的DDoS包过滤技术
本文提出一种完全基于服务器端的DDoS 包过滤技术，它通过IP 收敛算法对来源于受限地址空间的攻击包进行有效的过滤，并弥补了基于Cookie 的虚假地址防御技术存在的不足，通过实验证明该方法是
2024-04-21
7